CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 6100.01 .02 .03 .04 .05 ... 33646 »
  1. Introduction-_FPGA_mid2

    0下载:
  2. fpga的中级教程,中级2_数字电路基础,请认真学习-fpga intermediate tutorial, intermediate 2_ digital circuits based on carefully study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:686.11kb
    • 提供者:ykw
  1. Introduction-_FPGA_mid3

    0下载:
  2. fpga的中级教程,中级3_数字电路提高,请认真学习-fpga intermediate tutorial, intermediate 3_ improve digital circuits, carefully study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:697.76kb
    • 提供者:ykw
  1. Introduction-_FPGA_mid4

    0下载:
  2. fpga的中级教程,中级4_硬件描述语言,请认真学习-fpga intermediate tutorial, intermediate 4_ hardware descr iption language, to seriously study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:402.53kb
    • 提供者:ykw
  1. clock-design-code-for-reference

    0下载:
  2. 时钟设计参考代码(quartersII)-clock design code for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:22.31kb
    • 提供者:祝伟杰
  1. project

    0下载:
  2. VHDL编写8*8LED点阵。实现显示,滚动字符。包含硬件部分PCB图。-VHDL, 8* 8LED lattice. Achieve the display, scrolling characters. Includes hardware part PCB.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.32mb
    • 提供者:龙睿
  1. mouse_led

    0下载:
  2. mouse to led movements to realize where the x and y coordinates. After the first falling-edge tick and the rx-en signal are asserted, the FSMD shifts in the start bit and moves to the dps state. Since the received data is in fixed format, we shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:330.84kb
    • 提供者:hirrimi
  1. sssd

    0下载:
  2. MB CARD FPGA ENTERANCE FOR production lines to inc. process quality and monitoring process step by step phase for better under standing of manufac turing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.7kb
    • 提供者:hirrimi
  1. ac97_latest.tar

    0下载:
  2. AC97 verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:89.22kb
    • 提供者:jackey zhou
  1. time

    0下载:
  2. 年月日时分秒计时器,基于VHDL的表,爱爱爱啊-YYMMDDHHMMSS timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.41mb
    • 提供者:孟祥
  1. stm32f103_ad9854

    0下载:
  2. 使用STM32F103RBT6单片机实现的AD9854的驱动程序,可以实现输出指定频率的正弦信号。-Use STM32F103RBT6 MCU AD9854 driver can specify a sinusoidal output signal frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:244.28kb
    • 提供者:Yang Lv
  1. multi

    0下载:
  2. 实现带时钟的四比特正数相加,一个顶层文件和一个tb文件-4 bit multiply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:586byte
    • 提供者:王一
  1. EDA-clock

    0下载:
  2. 基于FPGA的时钟设计,主要能实现计时和日历功能-The clock design based on FPGA, the main can realize clock and calendar function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:808.59kb
    • 提供者:林盛
« 1 2 ... .95 .96 .97 .98 .99 6100.01 .02 .03 .04 .05 ... 33646 »
搜珍网 www.dssz.com