CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .30 .31 .32 .33 .34 6335.36 .37 .38 .39 .40 ... 33646 »
  1. terasic

    0下载:
  2. 台湾友晶科技大多数开发板光盘资料下载地址,Altera部分ftp地址,非常实用的。友晶有网站中,需要注册个账号登陆进去才可以下载,在友晶中国大陆与其他国家和地区账号是分开的,两个地方都可以注册,都可以登陆进去-Terasic and Altera download site address
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:775byte
    • 提供者:
  1. VGA-LCD

    0下载:
  2. FPGA的VGA和LCD显示,用VHDL语言实现-FPGA VGA and LCD display, with VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:164.28kb
    • 提供者:胡俊杰
  1. UART

    0下载:
  2. 实现了FPGA和PC之间通过串口相互通信-Achieve a FPGA and PC via the serial port to communicate with each
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:154.74kb
    • 提供者:胡俊杰
  1. LCD12864

    0下载:
  2. LCD12864液晶的驱动程序,能显示一幅图片和汉字字母哦,代码风格灵活易懂,非常难得-LCD12864 LCD driver that can display a picture and characters letters Oh, flexible and easy to understand code style, and very rare
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.34mb
    • 提供者:xiaokai
  1. iic_com

    0下载:
  2. iic代码verilog,如果有什么特别的问题,请加593283938,详细交流-iic verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.31kb
    • 提供者:陈建明
  1. full

    0下载:
  2. Basic full adder in dataflow model
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:226.48kb
    • 提供者:madhanmohan
  1. 1024_768VGA

    0下载:
  2. 可实现两路1024*768的vga彩条显示-Can achieve two-way 1024* 768 vga color bar display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.44mb
    • 提供者:刘鹏
  1. no_ip_core_eth

    0下载:
  2. 没有使用三速以台湾IP核实现以太网数据的接收-Taiwan did not use three-speed Ethernet IP core data reception
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.67mb
    • 提供者:刘鹏
  1. RESPONGDER_ZJDD(6.28)

    0下载:
  2. 实现思路多功能抢答器,基于FPGA开发板上的VHDL语言设计,主要功能有在抢答和回答倒计时内四个选手按键进行抢答,由主持人按键进行抢答开始和结束;附加有回答问题,在LCD12864上显示问题答案及各组分数等。-Realization of ideas multifunction Responder, FPGA-based development board of the VHDL language design, the main features are the answer and the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.04mb
    • 提供者:宁静
  1. proj1

    0下载:
  2. 在Xilinx的ISE下用VHDL实现的3-8线译码器。-In the Xilinx ISE implementation using VHDL 3-8 line decoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:150.98kb
    • 提供者:张航
  1. traffic

    0下载:
  2. 本作品为一交通控制器,分为A、B两个方向。保证本作品完好,并附有仿真文件。-This works as a traffic controller , into A, B two directions . Assurance that the work intact, together with simulation files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:563.84kb
    • 提供者:x5675602
  1. automatic_washing_machine

    0下载:
  2. 自动洗衣机控制器,为不同的洗衣阶段设置不同的时间。全自动洗衣机有9个工作状态:空闲(idle),第一次加水(water1),洗涤(wash),第一次排水(drain1),第二次加水(water2),漂洗(rinse),第二次排水(drein2),甩干(dry),响起音乐(music)。-Automatic washing machine controller , for the different washing stages of setting different times. Automa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:529.37kb
    • 提供者:x5675602
« 1 2 ... .30 .31 .32 .33 .34 6335.36 .37 .38 .39 .40 ... 33646 »
搜珍网 www.dssz.com