CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 8748.49 .50 .51 .52 .53 ... 33646 »
  1. VHDL312vh6

    0下载:
  2. 包含若干个VHDL小例子,有交通灯,电子琴,简易秒表,等等,交通灯已经测试过,根据自己的需要,稍微改动,很好用!-VHDL contains a number of small example, there is traffic lights, Electronic organ, simple stopwatch, and so on, traffic lights have been tested, according to their own needs, slightly altered,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:320.37kb
    • 提供者:lee gilbert
  1. gray2

    0下载:
  2. 实现输入一个数字,产生这个位数的所有格雷码-Enter a number of implementation, resulting in the median of all the Gray code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.28kb
    • 提供者:
  1. Antishakeswitchprocedure

    0下载:
  2. 这是一个很好的VHDL防抖程序,内有详细讲解,可作为常用的子程序收藏使用-This is a very good anti-shake VHDL procedures, with detailed explanations, can be used as the use of commonly used subroutines Favorites
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:561byte
    • 提供者:liaoyintang
  1. tongxu

    0下载:
  2. VHDL通信程序 VHDL通信程序 VHDL通信程序-VHDL communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.99kb
    • 提供者:谢谢
  1. fpga_xilinx

    0下载:
  2. FPGA内部程序设计培训PDF版, FPGA内部程序设计培训PDF版-fpag develop designer xilinx editon fpag develop designer xilinx editon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:362.82kb
    • 提供者:王明明
  1. MAXPLUS

    0下载:
  2. 一个非常有用的CPLD开发程序,对开发有兴趣的你们,赶快进来吧-A very useful CPLD development process of the development you are interested, hurry Come
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:884.09kb
    • 提供者:haongodng
  1. EXA01

    0下载:
  2. 一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能 -VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:40.94kb
    • 提供者:haongodng
  1. EXA02

    0下载:
  2. 一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:56.12kb
    • 提供者:haongodng
  1. EXA03

    0下载:
  2. 一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:38.09kb
    • 提供者:haongodng
  1. EXA04

    0下载:
  2. 一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:169.72kb
    • 提供者:haongodng
  1. EXA05

    0下载:
  2. 一个关于VHDL的cpld开发实验程序,通过运用max+plus 运行程序,实现实验相关功能-VHDL CPLD on the development of experimental procedures, through the use of max+ plus run the program, the experimental implementation-related features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:92.31kb
    • 提供者:haongodng
  1. Count_Decount

    0下载:
  2. c est un compteur et decompteur en vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:523byte
    • 提供者:saif
« 1 2 ... .43 .44 .45 .46 .47 8748.49 .50 .51 .52 .53 ... 33646 »
搜珍网 www.dssz.com