CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .80 .81 .82 .83 .84 8785.86 .87 .88 .89 .90 ... 33646 »
  1. VerilogUSB

    0下载:
  2. 使用方法: 1.拷贝到硬盘,用ISE打开工程文件即可-Usage: 1. Copy to your hard disk, open the project file with ISE can
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:149.95kb
    • 提供者:su
  1. ps2_mouse

    0下载:
  2. ps2鼠标驱动,verilog 编写,代码很短,上电初始化后即可使用-ps2 mouse driver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.82kb
    • 提供者:long Xu
  1. src

    0下载:
  2. 鼠标的verilog驱动,代码很短上电初始化后即可使用-Verilog mouse driver, code to initialize a very short period after the power to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.13kb
    • 提供者:long Xu
  1. e001_vhdlsample

    0下载:
  2. vhdl 语言的例子,对初学的朋友很有帮助,值收藏!-VHDL language examples of helpful beginner' s Friend, the value of collections!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:169.63kb
    • 提供者:lzx
  1. Mickey_128

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.29kb
    • 提供者:Verilog
  1. phelix

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.75kb
    • 提供者:Verilog
  1. trivium

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.26kb
    • 提供者:Verilog
  1. decim

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Verilog
  1. DDC_CIC

    0下载:
  2. 用CIC 和 FIR Filters设计的数字下变频器,DSP Builder6.1版工程文件-Using CIC and FIR Filters Design of Digital Down Converter, DSP Builder6.1 version of project file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:49.15kb
    • 提供者:
  1. newvhdl

    0下载:
  2. 在 Quartus II 7.1平台下,用VLDL写的一个计时器的程序-a timer written in VLDL in Quartus II 7.1 platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:71.33kb
    • 提供者:xwl
  1. Verilog_VGA

    0下载:
  2. 一个vga控制的FPGA代码,学习的好东西。-A vga control FPGA code, learning good things.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:54.2kb
    • 提供者:sdffer343
  1. clock

    0下载:
  2. 用Verilog HDL 实现时钟(时和分)-designed Clock(minutes and second) by Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:244.23kb
    • 提供者:陈阿水
« 1 2 ... .80 .81 .82 .83 .84 8785.86 .87 .88 .89 .90 ... 33646 »
搜珍网 www.dssz.com