CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 9076.77 .78 .79 .80 .81 ... 33646 »
  1. FPGAapllication

    0下载:
  2. FPGA应用举例,非常适合初学者,高手莫下
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:51.03kb
    • 提供者:mcuxxq
  1. suoxianghuan

    0下载:
  2. 常用的锁相环技术,此程序是我在设计高频电路中运用的,具体见程序,经调试无问题
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.55kb
    • 提供者:马新文
  1. gai

    0下载:
  2. 波特率可供选择的vhdl源程序,已调试无错误
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.01kb
    • 提供者:wenwen
  1. spi_VHDL

    0下载:
  2. 关于SPI应用VHDL程序。供新手学习用。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.31kb
    • 提供者:cgc
  1. k21test

    0下载:
  2. 只需要FPGA两个通用管脚,就可以实现FPGA与PC机进行以太网通信!!如果你有ALTERA_DE1的开发板,可以直接下再看效果,用其他板子就要重新分配一下管脚,推荐使用电流输出。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:860.28kb
    • 提供者:245680
  1. RTL_Memory_AN

    0下载:
  2. FPGA的存储器代码的VHDL,verilog描述及测试代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:203.74kb
    • 提供者:lijainqiu
  1. uart_tx

    0下载:
  2. 这是个UART发送的VHDL程序,调试过,还可以
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.26kb
    • 提供者:xzq
  1. compile_lib_of_Xilinx_ModelSim_with_compxlib

    0下载:
  2. 附件 介绍了如何 使用compxlib命令编译Xilinx的ModelSim仿真库,创建这个仿真库对ISE调用modelsim是必不可少的一步,该法完全自动化,免去繁杂的手动操作,是创建这个仿真库最简洁的方法之一
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:102.68kb
    • 提供者:钟毓秀
  1. eclock

    0下载:
  2. 定时器的编程,vhdl语言,可以实现24时制定时器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.01kb
    • 提供者:ziwei
  1. crc_7GPGA

    0下载:
  2. 用FPGA实现CRC算法,只用一个脉冲就能实现,比传统的移位算法大大节约时间
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:131.79kb
    • 提供者:冯勇
  1. Clock

    0下载:
  2. 用Verilog 实现的电子时钟,给初学者一个模版,学习Verilog。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.5kb
    • 提供者:Jason
  1. mimasuo

    0下载:
  2. vhdl 实验报告 verilog rs触发器 vhdl实验 vhdl 实验 报告 verilog rs触发器 vhdl实验
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:95.69kb
    • 提供者:wan
« 1 2 ... .71 .72 .73 .74 .75 9076.77 .78 .79 .80 .81 ... 33646 »
搜珍网 www.dssz.com