资源列表
nand4_1_vhdl
- 这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.
DE2_LCM_Test
- DE2控制LCD显示，VHDL编写对LCD的控制，TRDB_LCM显示器 teraslc公司生产
DE2_LCM_TV
- DE2控制LCD显示电视图像，TRDB-LCM，采用NTSC标准，很有用啊
uart_0
- 异步串行通信Uart接口设计，Verilog HDL程序，嵌入式必备哦
sdram_0
- SDRAM的Verilog HDL程序，适合DE2开发板，和TRDB-LCM显示器，很好哦
DE2_SD_Card_Audio
- SD卡读取音频数据，由VGA显示。Verilog HDL语言编写，适用DE2实验箱
05805
- 无线通信fpga设计matlab、verilog代码
exampl
- 很好的一个设计，希望对大家有用，多多支持我
clk-div
- VHDL code for a clock divider by 27 circuit with a resulting waveform with 50％ duty cycle..
txunit1
- UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE内，为空故令tmpTBufE=1，此tmpTBufE代表缓冲
an485_design_example
- AN485_CH-MAX II CPLD 中的串行外设接口主机（verilog SPI）
miniuart.tar
- miniuart 串口源码程序 VHDL语言