资源列表
CAD
- 这是关于VHDL状态机的源代码，欢迎大家下载使用
sport_CAD
- 这是关于VHDL运动表状态机的源代码，欢迎大家下载使用
DSPCompress
- Quartus ii下dspcompress的文件
zbt_verilog_xilinx
- ZBT SRAM控制器参考设计，ZBT SRAM是一种高速同步SRAM）
GFEMultiplierTaps
- 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
GFEConsMulTaps
- 用于生成GF(2^m)有限域中常数乘法器的Verilog HDL源文件的C程序
GFEInvertor
- 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
ram_test
- 实现cpld *存储器,并实时测试内存的好坏.可嵌入到系统中
sjb
- FPGA或CPLD与DAC（DAC0832），这个源代码是产生一个三角波，还带有仿真，精度是8位。
sin
- sin產生器，可以於VHDL產生sin之數值波形，進而輸出至dac做轉換
shoupiao
- 地铁售票系统，基于vhdl 有多种功能
Dct_verilog
- 采用verilog hdl 语言实现整形dct算法，设计合理，算法简单，是红色逻辑开发板试验程序，值得一看。