CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 10350.51 .52 .53 .54 .55 ... 33646 »
  1. I2C

    0下载:
  2. 这是由51系列单片机实现的I2C总线通信
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:16kb
    • 提供者:魏旭可
  1. sram

    1下载:
  2. 用FPGA 控制sram读写程序的小程序,-fpga control precedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-01-05
    • 文件大小:16kb
    • 提供者:lujian
  1. I2C-peizhi

    3下载:
  2. 利用i2c配置adv7180 将模拟信号转成数字信号bt656-i2c configuration adv7180
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-10-11
    • 文件大小:16kb
    • 提供者:ALVA
  1. New-WinRAR-archive-(3)

    0下载:
  2. PIC PROGRAMS FOR MICROCONTROLLERS
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-02
    • 文件大小:16kb
    • 提供者:antoinehubert
  1. SPI-Verilog-123

    0下载:
  2. spi slave code s pi slave code spi slave code -spi slave code spi slave code spi slave code spi slave code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-10-17
    • 文件大小:16kb
    • 提供者:何莉
  1. NCO

    1下载:
  2. 查表法实现NCO数控振荡器,16位频率控制字深度1024,包含ROM表-nco rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-21
    • 文件大小:16kb
    • 提供者:徐华
  1. The-state-machine

    0下载:
  2. 状态机实现序列检测器的设计,并对其进行仿真和硬件测试-The state machine implementation, the design of sequential detector and carries on the simulation and hardware test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:16kb
    • 提供者:王程序
  1. FPGA-jisuanqi

    0下载:
  2. 基于Verilog 语言的简易计算器的程序参考-design of jisuanqi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:16kb
    • 提供者:邴中言
  1. source

    0下载:
  2. 2. /qdr2/source/qdr2_io.v > Top level file includes declarations of HSTL1 and LVTTL I/O standards /qdr2/source/qdr2.v > Main module of the QDR memory controller /qdr2/source/pipeline.v > Pipeline module for increasing performance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:16kb
    • 提供者:liuxuemin
  1. 4

    0下载:
  2. 设计一个轨道交通自动售票电路,只接受1,2,5元人民币,每张票价定额5元,并支持找零。要求: (1)用状态机方法设计;(Design an automatic rail transit ticketing circuit, accepting only 1, 2, 5 yuan, 5 yuan per ticket, and support change. Requirements: (1) design with state machine method;)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:16kb
    • 提供者:LIMBO2K
  1. counter_verilog

    0下载:
  2. DE2_70_D5M_LTM_sobel_dilation
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:16kb
    • 提供者:jordra
  1. x264

    0下载:
  2. hwaccel = get_hwaccel
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:16kb
    • 提供者:中国大
« 1 2 ... .45 .46 .47 .48 .49 10350.51 .52 .53 .54 .55 ... 33646 »
搜珍网 www.dssz.com