CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 10569.70 .71 .72 .73 .74 ... 33646 »
  1. crc16

    0下载:
  2. c语言编写的计算CRC16的代码,可用于单片机-CRC16
  3. 所属分类:Other Embeded program

    • 发布日期:2015-04-22
    • 文件大小:17kb
    • 提供者:张权
  1. e1framerdeframer_latest.tar

    0下载:
  2. E1 framer logic implementaion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:17kb
    • 提供者:tjayaprakash
  1. 交通灯

    0下载:
  2. 简易交通灯基于单片机c51程序,运用visual c++ uvision,以及isis pro(this is a simple-traffic-light)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:17kb
    • 提供者:xiuping
  1. 关于timescale的用法

    0下载:
  2. 关于verilog timescale的解释(verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:17kb
    • 提供者:chen168
  1. BCH

    0下载:
  2. BCH coder and decoder. Uses special DMA connection
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:17kb
    • 提供者:Arrtix
  1. 标准SDR SDRAM控制器参考设计,Lattice提供

    0下载:
  2. 说明: SDR SDRAM 控制器 来自lattice 已经分析代码可用!大家可以参考修改,形成自己的实例(Descr iption: SDR SDRAM controller from lattice has been analyzed code available, we can refer to modify, to form their own examples)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:17kb
    • 提供者:modelsim
  1. avalon-i2c

    0下载:
  2. 基于verilog的I2C实现,可以通过软核或者ARM核进行控制哦。(The implementation of I2C based on Verilog can be controlled by soft core or ARM core)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:17kb
    • 提供者:shiyangcool
  1. disparity

    0下载:
  2. Disparity mapp code in VHDL
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:17kb
    • 提供者:tamero
  1. xapp879

    1下载:
  2. pll 动态从配置锁相环时钟输出,为官网demo(pll reconfig xilinx vivado)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-18
    • 文件大小:17kb
    • 提供者:没法注册
  1. e1framerdeframer_latest.tar

    0下载:
  2. e1 framder deframer.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:17kb
    • 提供者:aprsc7
  1. 友晶Sdram_Control_4Port

    0下载:
  2. sdram控制器,基础资料以及常用芯片手册(some article about sdram controller, basic datasheet)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:17kb
    • 提供者:sanjn
  1. rtl

    1下载:
  2. 实现AD7606数据采集,基于xilinx的6系列(Realization of AD7606 data acquisition)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:17kb
    • 提供者:歌不尽江湖
« 1 2 ... .64 .65 .66 .67 .68 10569.70 .71 .72 .73 .74 ... 33646 »
搜珍网 www.dssz.com