CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .11 .12 .13 .14 .15 1416.17 .18 .19 .20 .21 ... 33646 »
  1. 流水灯VHDL程序

    0下载:
  2. 流水灯的VHDL原程序,以4种模式LED显示.-wasted lights VHDL program, in the four-mode LED display.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1004byte
    • 提供者:韦元龙
  1. Skey

    0下载:
  2. ARM7 LPC213X的按键程序。请高手指教。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-01-17
    • 文件大小:1004byte
    • 提供者:luqiang
  1. bootasm

    0下载:
  2. DSP数字信号处理器的boot程序,字节用程序烧写DSP所需
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1004byte
    • 提供者:李世民
  1. SPI_verilog_mycode

    0下载:
  2. 基于Verilog HDL的SPI代码,可在FPGA上实现SPI接口,请大家参考-Verilog HDL based on the SPI code, implementation in FPGA on SPI interface, please refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1004byte
    • 提供者:treefan.liang
  1. assignment

    0下载:
  2. 数字信号处理Read the .wav file into Matlab by using the function "wavread".The sampling rate of the file is 44.1kHz.-Digital Signal ProcessingRead the .wav file into Matlab by using the function "wavread".The sampling rate of the file is 44.1kHz.
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:1004byte
    • 提供者:philip
  1. div_frequency

    0下载:
  2. 任意分频器,用Verilog HDL实现,只需修改参数可以实现奇数、偶数分频,FPGA应用必备资料。-Any divider, using Verilog HDL to achieve, simply modify the parameters can be achieved odd, even frequency, FPGA applications necessary information.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1004byte
    • 提供者:ye
  1. VHDL-test-code-8-bit-shift-register

    0下载:
  2. VHDL实验代码:8位移位寄存器,这是一个基于VHDL的8位寄存器,非常实用的一个小程序-VHDL test code: 8-bit shift register, which is a VHDL-based 8-bit registers, a very useful little program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:1004byte
    • 提供者:Johonson
  1. 1602LCD

    0下载:
  2. Arduino中关于1602 LCD显示的演示程序。-The code of LCD playing demo about arduino
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1004byte
    • 提供者:某某
  1. FIFO_altera.v

    0下载:
  2. FIFO for Altera Cyclone II or Cyclone III on memory blocks. Length of FIFO can be changed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1004byte
    • 提供者:gmind
  1. MuHuHanShu

    0下载:
  2. 线性数字信号脉冲压缩,并且用模糊函数验证。-Linear digital signal pulse compression, and verified by fuzzy functions.
  3. 所属分类:DSP program

    • 发布日期:2017-04-12
    • 文件大小:1004byte
    • 提供者:张盼盼
  1. AD_TLC549

    0下载:
  2. FPGA控制AD芯片TLC549采集信号,-TLC549 AD chip FPGA control signal acquisition,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1004byte
    • 提供者:lixing
  1. ShowScaleVB

    0下载:
  2. 单片机串口的上位机绘图源代码,给予一定的参考,可用于绘制动态曲线-Microcontroller serial port host computer graphics source code, to give some reference, can be used to map the dynamic curve
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:1005byte
    • 提供者:sweet
« 1 2 ... .11 .12 .13 .14 .15 1416.17 .18 .19 .20 .21 ... 33646 »
搜珍网 www.dssz.com