CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .79 .80 .81 .82 .83 21584.85 .86 .87 .88 .89 ... 33646 »
  1. gpio

    0下载:
  2. DSP2812 LED 测试程序,CCS5.2编译测试的-DSP 2812 LED test code with CCS 5.2
  3. 所属分类:DSP program

    • 发布日期:2017-11-08
    • 文件大小:223.13kb
    • 提供者:htx
  1. 2812-AD

    0下载:
  2. 2812 ad dsp例程 非常有用的!-2812 ad
  3. 所属分类:DSP program

    • 发布日期:2017-03-25
    • 文件大小:223.13kb
    • 提供者:leo
  1. ARM7-ucos

    0下载:
  2. S3C44B0x移植uCOS源码.很好的移植资料-UCOS source S3C44B0X transplantation. Good transplant information
  3. 所属分类:uCOS

    • 发布日期:2017-03-30
    • 文件大小:223.14kb
    • 提供者:Saiu
  1. OMAP-L138-(2)

    0下载:
  2. omapl138 arm + dsp 双核处理体系,应用集中在电力 视频等专业,是个不错的选择-omapl138 arm+ dsp
  3. 所属分类:DSP program

    • 发布日期:2017-03-26
    • 文件大小:223.14kb
    • 提供者:zhangpeng
  1. UCOS-II

    0下载:
  2. 这是看操作系统一书的一点笔记,希望对初学者有点帮助
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2008-10-13
    • 文件大小:223.14kb
    • 提供者:jfkdlsijf
  1. jilytimer

    0下载:
  2. VHDL语言实现时钟程序,用fpga开发板试过后,能够执行
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:223.15kb
    • 提供者:郑礼龙
  1. 51_LCD

    0下载:
  2. 图形点阵液晶显示模块与51系列单片机的接口设计-Graphic dot-matrix LCD module with 51 series MCU interface design
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:223.15kb
    • 提供者:张轩伟
  1. AND2V1

    0下载:
  2. verilog hdl 关于与门的使用,非常使用-about and gate user with verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:223.16kb
    • 提供者:王强
  1. button-controled-state-machine

    0下载:
  2. VHDL编的按键去抖,可以实现对目前的显示取反,即1、0、1、0 变换。-VHDL code of the key to shaking, can negate the current display, ie 1,0,1,0 transformation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:223.16kb
    • 提供者:lucy
  1. ep1c12_8_cnt_4b

    0下载:
  2. 含异步清零的4位加法计数器,已经在实验箱上验证通过。-4 up counter with asynchronous clear has been verified by the experimental box.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:223.17kb
    • 提供者:
  1. QT4-foodorder

    0下载:
  2. 基于QT4.0与mysql的餐饮点菜系统,所以源文件齐全!-failed to translate
  3. 所属分类:Embeded Linux

    • 发布日期:2017-11-17
    • 文件大小:223.17kb
    • 提供者:张三
  1. verilog_calculator

    0下载:
  2. 一个Verilog写的简易计算器。能进行二进制加减乘除运算,操作数通过按键输入并用数码管显示。当按下运算符号键后,计算器进行两个数的运算,数码管将结果显示出来。-A simple calculator written in Verilog. Binary addition and subtraction to multiplication and division, operating a few keystrokes and use digital display. When the pres
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:223.17kb
    • 提供者:张立
« 1 2 ... .79 .80 .81 .82 .83 21584.85 .86 .87 .88 .89 ... 33646 »
搜珍网 www.dssz.com