资源列表
fadder32
- 短代码实现32位全加器，带经Quartus II9.1编程测试全部文件-Short code to achieve 32-bit full adder, with programming tested by the Quartus II9.1 all documents
EX08_GPIO
- **实验目的:了解如何通过CPLD来扩展DSP的IO使用 ** **实验说明:我们引出了CPLD的16个IO口的输入和输出,具体的定义大家可 ** ** 参照我们所提供的CPLD代码.在这里我们通过程序的改变来配 ** **置IO口的输出变化,并没有对输入做任何操作,大家以后需要用 ** ** 的时候可以自己来做 ** ** ** 实验结果:可设置断点，然后用万用表量取电平-** Experimental Objective: To learn how to DSP thro
ABS_Guide_cn
- ash scr ipt guide in which the detailed introduction is given
7620
- 针对ov7620摄像头的测试源代码，可以参考-For ov7620 camera test source code, you can refer to
sine
- chdl 64位计数器，利用mif格式文件产生正弦波。可以在fpga模拟正弦波
LED
- 流水灯，实现几个led灯 的轮流点亮，可以控制速度。-Water lights, led lights to achieve a few turns lit, you can control the speed.
DM642_GaussSmooth
- TI DSP DM642下对图像做高斯平滑处理的使用实例，有很强的参考价值 -TI s DSP the DM642 image example of the use of Gaussian smoothing, there is a strong reference value
002
- 这是初学者学习verilog硬件描述语言很好的资料，这是第二章-study verilog
fpu
- TI最新DSP28335的例子，对于初学DSP很后用处
5615
- 声卡工程,用51单片机输出语音， -Sound card works out with 51 single-chip voice, sound engineering, with 51 single-chip output voice,
AVMandURMtoOVMMigration-Paper
- this is good document describing the design transformation
HDLzhinan
- Verilog HDL指南，教会你如何使用Verilog HDL-Verilog HDL