CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 33052.53 .54 .55 .56 .57 ... 33646 »
  1. visual-cPP-codes1

    0下载:
  2. This code is related with ici minimization technique using self cancellation scheme-This code is related with ici minimization technique using self cancellation scheme
  3. 所属分类:DSP program

    • 发布日期:2017-06-02
    • 文件大小:13.72mb
    • 提供者:saggy
  1. U_F207OK

    0下载:
  2. 在stm32f207vg上能够实现U盘的读写功能,程序简单易懂,给在stm32f207实现U盘功能一个参考代码。-On stm32f207vg can achieve U disk read and write capabilities, the program easy to understand, to achieve U disk function in stm32f207 a reference code.
  3. 所属分类:SCM

    • 发布日期:2017-06-02
    • 文件大小:13.72mb
    • 提供者:Mr.lu
  1. 12864液晶驱动

    1下载:
  2. 12864液晶驱动,四线串口,含字库驱动,可以直接编译使用。(12864 LCD driver, four wire serial port, including font drive, you can directly compile the use of.)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-20
    • 文件大小:13.72mb
    • 提供者:不胜严寒
  1. ece5760-final-cwf38-mao65-as889

    0下载:
  2. BALL GAME + EDGE DETECTION FOR FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:13.72mb
    • 提供者:chun354
  1. tapi编程

    0下载:
  2. tapi编程示范例子,有几个很好的例子,是你学习的好帮手哦.
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2014-02-25
    • 文件大小:13.73mb
    • 提供者:testsb
  1. NIOS_TFT

    0下载:
  2. 用Quartus II 8.0(32bit),NIOS编译环境下,用TFT做的一个数码相框,附加原理图和veri-log程序代码-Using Quartus II 8.0 (32bit), NIOS compiler environment, TFT do with a digital photo frame, attached schematic and program code veri-log
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.73mb
    • 提供者:涂龙
  1. GOOD

    0下载:
  2. PID资料的又一个大礼包,资料不可得的,望需要的同行下载吧!-PID data of another spree, data can not be obtained, hope counterparts need to download it!
  3. 所属分类:SCM

    • 发布日期:2014-11-11
    • 文件大小:13.73mb
    • 提供者:yuwei
  1. EDAteaching

    0下载:
  2. 系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.73mb
    • 提供者:李明
  1. Dec_mul

    1下载:
  2. 时间同步后即可确定每帧数据的起始位置,这样就能完整的截取下每一帧。但是,数据中还带有频偏信息。在常规的通信系统中,多普勒很小仅仅会带来很小的频偏,但是在大多普勒的情况下,频偏将非常大,20马赫的速度将会带来将近34K的频偏。因此,如何很好的纠正频偏即为本系统的难点。 OFDM中,我们将大于子载波间隔倍数的频偏称为整数倍频偏,而将小于一个子载波间隔的频偏称为小数倍频偏。频偏矫正精度只要能保证小于十分之一倍的子载波间隔,频偏就不会对均衡和解调造成影响。本文中我们借鉴这种思想,由于硬件资源限制,我
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-26
    • 文件大小:13.74mb
    • 提供者:Nico_S
  1. 2812_EXAMPLES

    0下载:
  2. 手把手教你学dsp2812,里面含各种例程及编程手册和编程素材-Hand to teach you to learn DSP2812, which contains a variety of routines and programming manuals and programming material
  3. 所属分类:DSP program

    • 发布日期:2017-06-02
    • 文件大小:13.74mb
    • 提供者:庞成成
  1. spi_no_cs_13

    0下载:
  2. FPGA作为从机与STM32的全双工通信,FPGA将接收到STM32的数据返回到STM32,Modelsim仿真和板子仿真都通过(Use FPGA as slave,realize the communication between FPGA and STM32. The function has been tested is no problem.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:13.74mb
    • 提供者:Pgaf
  1. 8051

    0下载:
  2. 在EP2C5上进行8051单片机的核移植-8051 on the EP2C5 nuclear transplantation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.74mb
    • 提供者:pengli
« 1 2 ... .47 .48 .49 .50 .51 33052.53 .54 .55 .56 .57 ... 33646 »
搜珍网 www.dssz.com