CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

  1. bubble_verilog

    0下载:
  2. 可综合的基于FPGA实现冒泡排序!资料仅供学习参考,包含tb文件-FPGA-based implementation can be integrated bubble sort! Information for reference purposes only to learn that contains the file tb
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:687byte
    • 提供者:柳泽明
  1. LCD

    0下载:
  2. 时代民芯的LCD修改 他的LCD比较变态 这个程序 可以实现 1——9的显示 通过-Core Times China LCD Comparison LCD modify his metamorphosis this program can achieve 1- 9 are displayed through the
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:687byte
    • 提供者:叶荣添
  1. traffic

    0下载:
  2. 用vhdl语言设计的十字路*通信号灯控制:共有四种状态。-Language design using vhdl traffic light controlled crossroads: A total of four states.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:687byte
    • 提供者:yalicuan
  1. FPGA_key

    0下载:
  2. 本程序是在VERILOG语言的基础上编写键盘程序,理论上键盘是很容易实现的,但因为要考虑消抖的因素,所以,会复杂一些。-This program is prepared based on the VERILOG language keyboard program, in theory, the keyboard is very easy to implement, but because the factors to consider debounce, therefore, be more
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:687byte
    • 提供者:jeby
  1. HDB3

    0下载:
  2. 基于FPGA的HDB3码的译码器代码,主要用于译码器-HDB3 yards on FPGA decoder code, mainly for the decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:687byte
    • 提供者:cenmingcan
  1. main

    0下载:
  2. 蜂鸣器的主功能的实现,通过编写程序实现不同的蜂鸣器响应-Buzzer function, through the preparation process to achieve a different response to the buzzer
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:687byte
    • 提供者:evan
  1. freq_div2

    0下载:
  2. 采用VHDL语言设计的分频器,仿真和实际电路板都测试过,没问题。-Divider using VHDL design, simulation and actual circuit boards are tested, no problem.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:687byte
    • 提供者:xzb
  1. CCS-PCWHD-v5.008-crack

    0下载:
  2. CCS PCWHD v5.008 crack
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-28
    • 文件大小:687byte
    • 提供者:chinthaka
  1. counter_vhd

    0下载:
  2. Counter is used to count the value of the memory register in the digital circuits-Counter is used to count the value of the memory register in the digital circuits....
  3. 所属分类:VHDL-FPGA-Verilog

  1. src

    0下载:
  2. 利用51单片机内部资源,用串行口输出方式,产生一个方波信号,并显示。-The use of 51 single-chip internal resources, with the serial port output mode, generate a square wave signal, and display.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:687byte
    • 提供者:张三
  1. pulse

    0下载:
  2. 一个产生可调频率和可调占空比Verilog源代码,希望对你起到作用-A variable frequency and variable duty cycle generates Verilog source code, you want to play a role
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:687byte
    • 提供者:wangzao
  1. 51

    1下载:
  2. 基于51单片机的步进电机的控制,可以实现速度控制,数码管显示,变向开关-51 MCU control stepper motor-based, you can achieve speed control, digital display, switch to change
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:687byte
    • 提供者:付义洪
搜珍网 www.dssz.com

浏览历史记录

关闭