- WinPing 可以让人方便的知道目前你要访问的IP地址或域名是否在线
- attribute.dvb 查询cad扩展属性
- WIN7Task 最新的DELPHI写的
- Red--yellow--blue--green-guess-guess 这是一个包含简单与复杂算法的猜测易程序
- code 人脸识别的gui
- 1D_Euler_Roe 利用roe格式采用三阶龙格库塔时间推进格式求解一维欧拉方程(By using three order Runge Kutta time stepping scheme solving the Euler equations by using the roe format)
资源列表
Eeprom
- AVR单片机的EEPROM的读写程序, 通过TWI接口读写.
AD9512_VHDL
- FPGA通过SPI总线控制Analog公司的射频时钟分配芯片的程序，在需要用到高速时钟（GHz）的电路中经常采用，比如数据采集卡及信号回放卡中会经常用到该功能，已经在产品中得到验证，工作稳定。-The VHDL code of controlling AD9512 of Analog Device
sTC89C52
- 用STC89C52单片机内部EEPROM保存数据的应用例子程序-stc89c52 eeprom read and write
asy_FIFO
- 用Verilog实现FIFO的异步设计，里面有详细的代码和各个模块的代码，经过调试可以使用-asynchronous FIFO design
DS1302
- DS1302的程序，使用汇编语言，可以打开直接或修改一下管脚定义即可。-DS1302 procedures, the use of assembly language, can open or change it directly pin definitions.
sync_neg
- 本模块是利用时钟同步输入的异步信号，使信号用于状态机处理，减少跑飞的概率。-This module is to use asynchronous clock synchronization input signal, the signal for the state machine, decreases the probability of runaway."
Asynchronous-FIFO-design
- 异步FIFO是一种先进先出的电路，在异步电路中，由于时钟之间周期和相位完全独立，因而数据丢失概率不为零。如何设计一个高可靠性、高速异步的FIFO是一个难点，本代码介绍了一种解决方法。-Asynchronous FIFO is a kind of advanced first out circuit, in asynchronous circuit, as the clock cycle and phase between full independence, thus data loss pro
src
- 七位表决器 非常好的程序 欢迎免费下载-Seven voting very good welcome to download the program
Balance_Kalman
- 平衡算法，基于卡尔曼的滤波和avr单片机来实现自平衡小车的主要算法-Balancing algorithm to achieve self-balancing car algorithm based on Kalman filtering and AVR microcontroller
i2c-codes
- I2C CODES FOR ATMEGA16
source
- 实现永久流水灯的verilog .v文件-source verilog
Wg12864a
- 12864LCM的应用实例-12864LCM examples of the application