CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

  1. time_700

    0下载:
  2. 利用msp430f1611 的定时器ta0产生700ms的计时(这是本人自己编写的,由于本人能力有限,但是程序已经调试通过,有不妥地方请谅解)-Ta0 use timer msp430f1611 have time 700ms (which is, I have written, because I have limited capacity, but the debugging procedures have been adopted, there is nothing wrong with
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:719byte
    • 提供者:
  1. VEND

    0下载:
  2. 此为第14.7.8章的门级描述代码 实现的的自动售报机 文件名为vend.gv,注意与vend.v区分-gate level descr iption Section 14.7.8 of a FSM for a newspaper vending machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:719byte
    • 提供者:
  1. 123

    0下载:
  2. 基于AT89C51的单片机频率计六位显示程序-Single-chip frequency counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:719byte
    • 提供者:姜宇凡
  1. Contador.vhd

    0下载:
  2. Counter of n-bits chosen by design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:719byte
    • 提供者:nanu000
  1. chuankoujieshou

    0下载:
  2. 实践训练—串行口数据接收,本实验基于单片机51而制作,望对初学者有一定帮助-Practical training- the serial port data receiver, the experiment is made based on single chip 51 and hope to have some help for beginners
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:719byte
    • 提供者:yiyong
  1. beller

    0下载:
  2. 无源蜂鸣器的VHDL驱动程序封装,已在板子上验证-Passive buzzer driver of VHDL package, has been verified on board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:719byte
    • 提供者:夏鹏
  1. color8

    0下载:
  2. 八路彩灯控制:有三个按键可以控制显示八种不同的彩灯样式-Eight lights control: There are three keys to control the display of eight different styles of lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:719byte
    • 提供者:陈藏宝
  1. exp10.vhd

    0下载:
  2. 这是一个基于FPGA的可调脉冲发生器的程序,可以实现周期和占空比的调节-This is an adjustable pulse generator based on FPGA program, you can adjust the duty cycle and achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:719byte
    • 提供者:艾克
  1. CIC-interpolation-filter

    0下载:
  2. 多级插值CIC滤波器,3级、过采样率为2的8位CIC插值滤波器,系统工作时钟的频率是数据速率的2倍 -Multi-stage interpolation CIC filter 3, an oversampling ratio of eight CIC interpolating filter, the operation clock frequency of the system 2 is twice the data rate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:719byte
    • 提供者:刘六
  1. key_piano

    0下载:
  2. 用verilog实现的键盘扫描程序,加了消抖防止误触发-With Verilog keyboard scanning procedures, with the elimination of jitter to prevent false trigger
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:719byte
    • 提供者:李龙威
  1. LCD

    0下载:
  2. 一个LCD的驱动程序,C代码,程序比较简单-a driver for LCD
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:720byte
    • 提供者:athron
  1. chaoshengbo

    0下载:
  2. 这是一个超声波的简单测距程序,可以用来做参考!单片机用的是STC89C52-This is a simple ultrasonic ranging procedure can be used for reference! Microcontroller using a STC89C52
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:720byte
    • 提供者:宁俊
搜珍网 www.dssz.com

浏览历史记录

关闭