资源列表
shifter.rar
- 移位寄存器，可以串行输入，并行输入，串行输出,Shifter register which can
liu_shui
- 流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
shizhong
- 本段代码定义的是单片机时钟程序，有兴趣的朋友，希望对你们有用!-This is a MCU Clock Code，may it help you ! enjoy it!!!
c_bchange
- 实现数据的串行转并行运算，并连续转换，每转换16个数据后，发出一个使能信号-Serial transfer of data parallel computing, and continuous change, each of 16 data conversion, issue an enable signal
fir
- 11阶的FIR 数字滤波器-11-order FIR digital filter
prog
- The BASCOM code for LFR using 5 LDR configuration.
18b20
- 18b20温度采集模块，源码程序！此模块精度在0.0625，完全满足工业和生活产品的开发！-18b20 temperature acquisition module, source programs! This module accuracy 0.0625, fully meet the development of industrial and domestic products!
complex-mul
- complex multiplier in verilog code is uploaded
drop
- keil3水滴程序，水滴生成到低落，比较好玩-keil3 water drop
final
- 频率计设计的各个模块连接的总程序，即把分频器、控制器、计数器、闸门控制、锁存器、显示器都连接起来，测试频率范围为：10Hz～100MHz 第一档：闸门时间为1S时，最大读数为999.999KHz 第二档：闸门时间为0.1S时，最大读数为9999.99KHz 第三档：闸门时间为0.01S时，最大读数为99999.9KHz。 用六位BCD七段数码管显示读数。-The various modules connected to the total program, frequency
arbiter2
- The logic design of an efficient and fast round robin arbiter in Verilog or any other HDL language relies on the capability to find the next requestor to grant without losing cycles and with minimal logical stages. Using the fastest logic constructs
main
- 利用MSP430的捕获功能测量方波的占空比 效果还可以-Capture function measurements using MSP430 square wave duty cycle effect can be