CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 6358.59 .60 .61 .62 .63 ... 33646 »
  1. NCO_sin

    1下载:
  2. 基于FPGA的NCO设计,采用查表方法.八位地址线,一个周期采点256个,输出八位数据.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.04kb
    • 提供者:wei
  1. 利用MODEM实现单片机与PC通信

    0下载:
  2. 利用MODEM实现单片机与PC通信-use MODEM SCM and PC communication
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:4.04kb
    • 提供者:Jee
  1. spi slave

    0下载:
  2. SPI 接口的VHDL和Verilog实现。slave模式
  3. 所属分类:VHDL编程

    • 发布日期:2012-02-11
    • 文件大小:4.04kb
    • 提供者:szsz06@126.com
  1. 64480

    0下载:
  2. 液晶显示小程序,作为一个学习例子还是不多的啊。-very good
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-08
    • 文件大小:4.04kb
    • 提供者:沈剑峰
  1. designing-of-FIR-filer-based-on-FPGA

    0下载:
  2. 该文件是基于FPGA设计FIR滤波器设计的VHDL语言代码。-designing of FIR filer based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:4.04kb
    • 提供者:董红柏
  1. c_language

    0下载:
  2. 本软件包都是本人在开发产品中应用到的单片机源文件,并且都已得到量产,有按键检测程序,液晶显示程序,温度采集程序,24C01读写软件,DS1302读写软件,其功能描述已在软件中标注-C SOFT
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:4.04kb
    • 提供者:lnmlnm
  1. 0032

    0下载:
  2. 一种基于AVR MEGA88 的计算器设计-ONE COMPUTER MADE BY AVR MEGA88
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:4.04kb
    • 提供者:mhr
  1. naozhong

    0下载:
  2. 压缩包中是闹钟提醒器的程序。使用单片机AT89C52实现的功能-Compressed packages reminder of the program is the alarm clock. Use function of the realization of the AT89C52 single chip microcomputer
  3. 所属分类:SCM

    • 发布日期:2017-04-14
    • 文件大小:4.04kb
    • 提供者:haoqiu
  1. modbusRTU

    0下载:
  2. modbus-RTU已经测试通过,c#代码-modbus-RTU has been tested by
  3. 所属分类:SCM

    • 发布日期:2017-12-09
    • 文件大小:4.04kb
    • 提供者:zhoushuai
  1. FIFO-ring-buffer

    0下载:
  2. 用ICCAVR写的 ATmega640的串口的驱动,使用了先进先出的环形缓冲区技术 这是一个使用例子 稍微改动一下即可用到自己的项目中-ATmega640 with ICCAVR write serial driver, using FIFO ring buffer technology which is a slight change to the use of examples used in your own projects
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:4.04kb
    • 提供者:陈成
  1. code

    0下载:
  2. A、B两串行数据转换为并行数据,然后进入加法器模块,进行相加输出。-A, B two serial data is converted to parallel data, and then enter the adder module, add the output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.04kb
    • 提供者:李娜
  1. cx

    0下载:
  2. plc 交通控制灯,可以自行设置时间长短-plc traffic light, can set the length of time
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-14
    • 文件大小:4.04kb
    • 提供者:outwh
« 1 2 ... .53 .54 .55 .56 .57 6358.59 .60 .61 .62 .63 ... 33646 »
搜珍网 www.dssz.com