CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .37 .38 .39 .40 .41 30342.43 .44 .45 .46 .47 ... 33646 »
  1. SPI_AVR_shiyan

    0下载:
  2. AVRd的SPI实验,实现两机通讯,大家可以看看.-AVRd SPI experiment and achieve two machine communications, we will look at.
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.64kb
    • 提供者:chesnu
  1. qixianchufaqi

    0下载:
  2. 当按下报警按钮时,单片机开始检测过零点,过零点的负跳变(T2EX)引发定时器2中断后,定时器2开始定时,当定时器2定时时间到,则单片机发触发脉冲,并且同时定时器0开始定时1ms,1ms时间到则停止发脉冲,每个脉冲的工作时序如图4-1所示。工频交流电率为50Hz,过零点每个周期(20ms)检测一次,因此,1秒内共检测过零点50次。单片机发脉冲6000次后(2分钟),自动停止发脉冲。 如果需要硬件电路与详细说明文档请与作者联系!可免费提供!
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.64kb
    • 提供者:杨志亮
  1. 621616655

    0下载:
  2. 做项目时的部分源码2!现在传上来与大家共像想!请不要用于商业用途!
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.64kb
    • 提供者:wed
  1. keypad

    0下载:
  2. 适用于WINBOND W90N745 CPU的按键测试程序
  3. 所属分类:嵌入式Linux

    • 发布日期:2008-10-13
    • 文件大小:1.64kb
    • 提供者:sx
  1. AD

    0下载:
  2. 用PIC16f877实现ad转换,步骤清晰明了,希望可以帮到大家。-Ad with the realization of PIC16f877 conversion, steps to clear, I hope you can help.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-07
    • 文件大小:1.64kb
    • 提供者:
  1. Digital-tube-rotate-left-cases

    0下载:
  2. 51单片机简单入门程序实例,数码管左移数据显示-51 MCU simple entry procedures
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:iceswh
  1. shizhong

    0下载:
  2. 自己用C语言编写的时钟 1602lcd显示 自己接lcd1602 和四个按键就可以实验 -clock
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:叶盛江
  1. addsub

    0下载:
  2. Verilog HDL: Adder/Subtractor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:Narek
  1. yjxs

    0下载:
  2. 公交车自动报站系统。基于51单片机,并在1602上显示,采用isd1702播放语音-Automatic bus stop announcement system. Based on 51 single-chip, and 1602 show that the adoption isd1702 play voice
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:温凯
  1. butterfly

    0下载:
  2. FFT模块里的蝶形运算单元,需要用到加法器,减法器,二选一选择器-FFT module of butterflies, need to use an adder, a subtracter, a second election selector
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:徐天伟
  1. DC_motor

    0下载:
  2. 为一个直流电机驱动控制程序,包括两个子模块和一个顶层模块,均为verilog源码。-A dc motor drive control code, including two modules and a top-level module, they are all the verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.64kb
    • 提供者:zhaolin
  1. AAA

    0下载:
  2. DSP 按键中断, sdfjaksdfjasdlf sadfjlsdkfjslafjsfjskdfjsafafasfsafa-DSP anjianzhongduanchengxu
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-13
    • 文件大小:1.64kb
    • 提供者:ll
« 1 2 ... .37 .38 .39 .40 .41 30342.43 .44 .45 .46 .47 ... 33646 »
搜珍网 www.dssz.com