CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 30470.71 .72 .73 .74 .75 ... 33646 »
  1. ds1302_wr

    0下载:
  2. motorola的dsp56F807对时钟芯片DS1302的操作,包括串读,串写等,也可作为eeprom使用-the program is using the dsp56F807 of Motorola to operate the clock IC DS1302,including serial reading,serial writing and so on,it also can be used to be eeprom.
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.58kb
    • 提供者:好娃娃
  1. TEST

    0下载:
  2. UCOSII 运行于PC 机,能让你感受UCOSII的多任务性
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:1.58kb
    • 提供者:John
  1. nios_II_flash_read_write

    0下载:
  2. nios ii flash read&write示例源代码-nios ii flash read & write sample source code
  3. 所属分类:uCOS

    • 发布日期:2017-03-27
    • 文件大小:1.58kb
    • 提供者:Shahsen Chen
  1. dff_pre_clr

    0下载:
  2. 带置复位的D触发器的Verilog描述和仿真波形。-Reset the D flip-flop with set of Verilog descr iption and simulation waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.58kb
    • 提供者:李慧静
  1. RANDOM

    0下载:
  2. Random number generator for RCM microcontroller
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-03
    • 文件大小:1.58kb
    • 提供者:JB
  1. dip_switch_wrapper

    0下载:
  2. 赛灵思开发板dip开关的VHDL源代码,对于硬件开发参考的材料!-Xilinx development board dip switches, VHDL source code for the hardware development of reference materials!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.58kb
    • 提供者:dc
  1. stallpipelinedown

    0下载:
  2. pipiline which will activate neg clk edge.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.58kb
    • 提供者:kiran dash
  1. fuzzification

    0下载:
  2. cher la MPPT d un panneau photovoltaï que -chercher la MPPT d un panneau photovoltaï que
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:1.58kb
    • 提供者:neggaoui
  1. AVR_SPWM

    0下载:
  2. AVR_SPWM程序 做过实物,只要你后级做的好,波形会很好看 -AVR_SPWM procedures done in kind, as long as you do good after the class, the waveform will look great
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-05
    • 文件大小:1.58kb
    • 提供者:贺哈
  1. correct

    0下载:
  2. 通过计算出 S1 S2 S3来完成对信息位的查错和纠错并且在每传完512位信息位和384位后检测收到的数据是不是0000,若是0000的话表示接收双方依旧同步 否则将 asyn_flag置为高电平表示不同步-By calculating S1 S2 S3 to complete the information bits and error checking and error correction data received at 512 and 384 after the informa
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1.58kb
    • 提供者:
  1. STM32-Drivers-DS1340

    0下载:
  2. STM32驱动的DS1340实时时钟的底层驱动程序,已经调通下载后可直接可以使用,需要的朋友可以下载-STM32-driven real-time clock DS1340 low-level drivers, already available for download through after the transfer can be used directly, need friends can download
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1.58kb
    • 提供者:小崔
  1. defuzzification

    0下载:
  2. fuzzification
  3. 所属分类:VHDL编程

« 1 2 ... .65 .66 .67 .68 .69 30470.71 .72 .73 .74 .75 ... 33646 »
搜珍网 www.dssz.com