CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .98 .99 .00 .01 .02 30503.04 .05 .06 .07 .08 ... 33646 »
  1. ConfigBase

    0下载:
  2. WCE下文件配置管理类,非常好用,谢谢大家、
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:1.57kb
    • 提供者:陆海
  1. DSP.FourierTransforms.Code

    0下载:
  2. DSP中,非常重要的傅立叶变换的源程序。
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:1.57kb
    • 提供者:junsung
  1. aFifo

    0下载:
  2. it is a vhdl source code for FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.57kb
    • 提供者:Hadi
  1. sheji

    0下载:
  2. 伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.57kb
    • 提供者:朱守喜
  1. 4-1.C

    0下载:
  2. 4-1LED数码管从左向右依次亮,然后依次灭-Turn bright LED digital tube from left to right, and then turn off
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:1.57kb
    • 提供者:badboy
  1. sramright

    0下载:
  2. 控制SRAM的读写; 向SRAM中写入12个数据,这12个数据由助教随机给出; 当按下4×3键盘上的按键时,读出对应的数据,并显示在七段数码管上; SRAM为16位,用16进制表示为4位字符,对应4个七段数码管; -Control SRAM read and write write to the SRAM 12 data, the 12 random data is given by the TA when you press the 4 × 3 keys on the ke
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.57kb
    • 提供者:李峰
  1. LCD1602

    0下载:
  2. 最小单片机的LCD显示器编程,显示程序、流程以及效果-The smallest single-chip LCD display programming, procedures, processes, and effects
  3. 所属分类:SCM

    • 发布日期:2017-11-21
    • 文件大小:1.57kb
    • 提供者:李响
  1. base-on-PIC16F72-AD

    0下载:
  2. 本软件实现PIC单片机的AD检测功能,即是基于PIC16F72的交流信号AD转换C程序,经过验证完美运行.-The software PIC microcontroller AD detection function, which is based on the PIC16F72 AC signal AD conversion C program, proven perfectly.
  3. 所属分类:SCM

    • 发布日期:2017-03-30
    • 文件大小:1.57kb
    • 提供者:mymy
  1. PWM

    0下载:
  2. c8051f040,实现流水灯,是很好的实验程序,简单-c8051f040, to achieve water lights, is a good experimental procedure, a simple
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:李黎明
  1. bfm

    0下载:
  2. Bus Functional Model Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:Yak
  1. c4

    0下载:
  2. question question question question - question question question question question question question
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:fdgdf
  1. floatadd

    0下载:
  2. 32位浮点数加法,使用的语言是verilog。其中包括的是工程中的v文件。-32-bit floating-point addition, the use of language is verilog. Including is v of the engineering documents.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.57kb
    • 提供者:小王
« 1 2 ... .98 .99 .00 .01 .02 30503.04 .05 .06 .07 .08 ... 33646 »
搜珍网 www.dssz.com