CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 31030.31 .32 .33 .34 .35 ... 33646 »
  1. Clock

    0下载:
  2. 实用c#开发的基于wince5.0的时钟控件,可以实现在窗体上显示动态石英钟,可以自定义背景图片和指针的样式,使用时只需实例化该类即可,完全开源,可以自行修改-Based on the development of practical c# wince5.0 clock control can display dynamic quartz in the form, you can customize the background image and pointer style, use only
  3. 所属分类:Windows CE

    • 发布日期:2017-04-01
    • 文件大小:1.35kb
    • 提供者:trenail
  1. ketflink_fsm

    0下载:
  2. VERILOG的按键去抖,采用状态机的实现方法-VERILOG shaking the keys to using a state machine implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.35kb
    • 提供者:雍振强
  1. DSver1.1

    0下载:
  2. DS18B20ver1.1 for microhip ASM code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-30
    • 文件大小:1.35kb
    • 提供者:mustafa
  1. router_fifo

    0下载:
  2. 自己写的一个片上网络路由节点的fifo模块,工作频率达到1ghz。-Himself wrote a piece on the network routing node of the fifo module, the work frequency of 1ghz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.35kb
    • 提供者:巴音
  1. AD9851-for-MSP430

    0下载:
  2. AD9851是AD公司DDS芯片,可产生方波正弦波,这个是MSP430上移植的程序-AD9851 DDS chip is AD' s, can produce a square wave sine wave, this is the MSP430 on the transplant program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.35kb
    • 提供者:韦冬成
  1. Programs

    0下载:
  2. DPAdaptiveMedian Background subtraction
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:1.35kb
    • 提供者:aamermehmood
  1. lcd

    0下载:
  2. 利用51单片机对1602液晶的控制和使用,使其显示多种字符-The use of 51 single-chip control and use of the 1602 LCD to display a variety of characters
  3. 所属分类:SCM

    • 发布日期:2017-12-03
    • 文件大小:1.35kb
    • 提供者:王翔
  1. SendRe

    0下载:
  2. 以IAR为开发工具编写的,CC2530串口接收发送程序-IAR development tools to write, CC2530 serial receiver sending program
  3. 所属分类:SCM

    • 发布日期:2017-11-30
    • 文件大小:1.35kb
    • 提供者:zjj
  1. 18b20

    0下载:
  2. 18b20程序,AVR128单片机,精确定时-The 18b20 program, AVR128 microcontroller
  3. 所属分类:SCM

    • 发布日期:2017-12-09
    • 文件大小:1.35kb
    • 提供者:wang
  1. max197

    0下载:
  2. 基于NIOS II的MAX197多通道AD的程序,使用C语言编写-Based on NIOS II MAX197 multi-channel AD procedures, using C language to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.35kb
    • 提供者:康乐
  1. Timers

    0下载:
  2. vhdl code for Timers in 8051
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.35kb
    • 提供者:ali
  1. cpu_1

    0下载:
  2. 用verilog设计五级CPU的框架,需要自己另行补充指令,可作为学生作业和训练内容-Five CPU with verilog design framework, needs its own separate supplemental instruction can be used as student assignments and training content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.35kb
    • 提供者:陈谋奇
« 1 2 ... .25 .26 .27 .28 .29 31030.31 .32 .33 .34 .35 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭