CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 31170.71 .72 .73 .74 .75 ... 33646 »
  1. ht1621-c51

    0下载:
  2. HT1621的C语言驱动程序,CPU是51的,笔段式LCD驱动可参考下哟-HT1621 the C language driver, the CPU is 51, T struts LCD Drivers can refer to the next yo
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.3kb
    • 提供者:henan
  1. ad9851

    0下载:
  2. 单片机实现DDS 利用单片机和AD9851来产生高频率的正弦波 本程序为一个测试程序,只产生一个频率不便的正弦波
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.3kb
    • 提供者:huangyucheng
  1. driver_1602

    0下载:
  2. 液晶模块1602点屏,驱动,显示等等,8位点阵,16位点阵-1602 points screen LCD modules, drives, shows, etc., 8 dot, 16 dot matrix
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:1.3kb
    • 提供者:sss
  1. adc

    0下载:
  2. AD转换程序,实验目的:熟悉A/D转换 软件思路:选择RAO做为模拟输入通道; 连续转换4次再求平均值做为转换结果 最后结构只取低8位 结果送数码管的低3位显示-3 AD conversion process, the purpose of the experiment: familiar with the A/D conversion software ideas to: Select RAO as analog input channels converted four c
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-11-28
    • 文件大小:1.3kb
    • 提供者:guoguohua
  1. ov2656.c

    1下载:
  2. driver for ov2656 sensor in linux.
  3. 所属分类:微处理器(ARM/PowerPC等)

  1. booth.rar

    0下载:
  2. 一个基于VerilogHDL语言的16位的booth算法的乘法器及其测试代码,VerilogHDL language based on the 16-bit multiplier of the booth algorithm and test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.3kb
    • 提供者:lixiang
  1. keyboard_7led

    0下载:
  2. 用verilong语言实现键盘上7位数码管的显示,-With verilong language keyboard 7 digital tube display,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.3kb
    • 提供者:启帆
  1. bpskmodulator

    0下载:
  2. the program is for bpsk modulation using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.3kb
    • 提供者:jeevan
  1. LCD1602-display-nian

    0下载:
  2. 这个程序可以显示汉字年 使用的液晶模块是1602 编程语言是VHDL-This program can display the Chinese characters used in LCD module is 1602 programming language is VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.3kb
    • 提供者:朱振军
  1. eatfish

    0下载:
  2. vhdl语言,可以实现大鱼吃小鱼功能的时钟仿真仿真,经过测试可用-vhdl language, can achieve ones devour function clock simulation simulation, tested available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.3kb
    • 提供者:我有
  1. BAL-ROBO

    0下载:
  2. THE BALAENCING ROBOT CODE IN TEST FILE
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:1.3kb
    • 提供者:gowtham
  1. ram_3

    0下载:
  2. RAM的verilog描述,包含向量名定义,顶层设计等等的精确描述-RAM in verilog descr iption, including vector name is defined, an accurate descr iption of the top-level design, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.3kb
    • 提供者:micheal zhang
« 1 2 ... .65 .66 .67 .68 .69 31170.71 .72 .73 .74 .75 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭