资源列表
ccutest3
- 功能：使用CCU的4个模块，实现非对称PWM输出。 说明：将跳线器J5、J6、J27取出，J3短接到OCD端，在JP6的PWM1、PWM2、PWM3 分别测试模块A、B、C的输出，DAOUT是模块D输出经漏波后的电压。 通过跳线器J8、J9选择高频晶振6MHz。 -function : the use of CCU's four modules, achieving non-symmetric PWM output. Note : All of the jumpe
keilasm123
- 最简单的在C语言中嵌入汇编语言的方法实现汇编与C的衔接，看完你马上就会了-most simple C language embedded in the assembly language and C compilation to achieve convergence, you will soon read the
HighResTimer
- * 一、功能: Timestamp驱动演示代码. * 二、该源码需要硬件开发板的支持,因为ISS对Timestamp定时器的模拟还不够精确 * 如果将该源码运行于ISS模式下,将得不到精确的结果 * 三、运行前提: * 1. 选择包含JTAG_UART和定时器的NiosII系统(ptf文件) * 其中的定时器要求: * (1) 具备可写的period寄存器 * (2) 具备可读的snapshot寄存器 * 2. 在系统库属性中完成下面的
1985508dongtai
- 单机片led灯的显示
part11
- s3c44b0 qudong 程序原码 以及各种驱动接口的原码 书中自带的程序-s3c44b0 qudong procedures original code-driven interface, as well as the original book, bringing their code procedures
STRINGS
- Bascom 8051 example program-Bascom 8051 example program
transfer
- 实现UART的发送功能，采用了状态机来描述其功能。-Achieve UART transmit function, using the state machine to describe its function.
cordic-verilog
- 用Verilog写的cordic相位鉴别，采用8级的流水线的硬件设计-Written using Verilog cordic phase identification, using 8-level hardware design of the pipeline
jtd
- c51控制的交通灯程序，由8279驱动数码管显示。-c51-controlled traffic lights program, driven by the 8279 digital display.
keyboard
- verilog FPGA开发板4*4键盘代码，正确可实现-4*4keyboard diven by verilog
shejilegeshangxiazidongkongzhi
- Verilog 的设计的程序。反复看了很久，电梯设计很是实用性强的一个程序，现在分享给大家，很多实验室做设计的时候需要，希望可以用到-The Verilog design program. Repeatedly looked for a long time, elevator design is very practical program for everyone now share many laboratory design needs can be used
hello_uart
- Uart接口测试程序，Xilinx参考设计，ML507硬件测试通过.--Uart interface test code，Xilinx reference design，tested on ML507 platform.