CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 31713.14 .15 .16 .17 .18 ... 33646 »
  1. lcm1602

    0下载:
  2. lcm1602显示代码,只要更改对于不同的控制器只要更改接口就可以了
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.11kb
    • 提供者:lingpeng
  1. EXT2

    0下载:
  2. 嵌入式程序,这是MAIN函数,实现简单的功能
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.11kb
    • 提供者:pudn
  1. MAIN

    0下载:
  2. 电热壶烧水程序,单片机ATMEL89S52实现,简单的功能
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:1.11kb
    • 提供者:唐新云
  1. serial_xx_x

    0下载:
  2. 这是一个用c写的串口测试的程序,可以很好的帮助你调试你的串口-This is a serial port using c written test procedures, you can very well help you debug your serial port
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:1.11kb
    • 提供者:huansuchanzhe
  1. ex_bootloader_18f452_4000000_19200

    0下载:
  2. bootload for microchip pic 18f452.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1.11kb
    • 提供者:gustavo
  1. STM32_IIC

    0下载:
  2. 基于STM32的IIC通讯程序,相当不错-IIC communication procedures based on the STM32 is quite good
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-01
    • 文件大小:1.11kb
    • 提供者:刘洪然
  1. light

    0下载:
  2. BH1750FVI IIC测试程序 // 使用单片机STC89C51 // 晶振:11.0592M // 显示:LCD1602-Testing procedures BH1750FVI IIC// use microcontroller STC89C51// Crystal: 11.0592M// Display: LCD1602
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-10
    • 文件大小:1.11kb
    • 提供者:王国勇
  1. int_div

    0下载:
  2. 基于VHDL的任意分频模块,利用Quartus II 9.0编译通过,并用示波器观察可行-VHDL-based modules of any division, the use of Quartus II 9.0 compiler, and the possible use of an oscilloscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.11kb
    • 提供者:Vincent Zhao
  1. tongbu_jian

    0下载:
  2. FPGA在通信上的运用:基于VHDL的同步头“0101010”检测指示模块-Application of FPGA in communication: VHDL based synchronous head "0101010" detection indication module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.11kb
    • 提供者:杨涛
  1. Ch8

    0下载:
  2. 《Verilog HDL数字系统设计及仿真》第八章有限状态机的设计源代码-" Verilog HDL design and simulation of digital systems." Chapter VIII of the finite state machine design source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.11kb
    • 提供者:Cliu
  1. FIFO

    0下载:
  2. First Input First Output的缩写,先入先出队列,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令。-The abbreviation of the first input first output, the first in first out queue, which is a traditional sequential execution method, first enter the command to finish and retire
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.11kb
    • 提供者:王衎秋
  1. vending-machine

    0下载:
  2. to increase the speed/Performance of the system the UT (Urdhva Triyambhayam) multiplier is used. UT Multiplier [10] is an cient methodology of Indian mathematics as it contains 16 SUTRAS (formulae). A high speed multiplier design by using Urd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.11kb
    • 提供者:sid
« 1 2 ... .08 .09 .10 .11 .12 31713.14 .15 .16 .17 .18 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭