CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .08 .09 .10 .11 .12 31813.14 .15 .16 .17 .18 ... 33646 »
  1. withlib

    0下载:
  2. c8051f040中液晶屏初始化配置程序和显示程序例程-Initialize and display sample with C8051f040 liquid crystal
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.08kb
    • 提供者:风中云
  1. dongtaisaomiao

    0下载:
  2. 基于avr单片机的数码管动态扫描程序的hex文件-hex
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:orecast
  1. 7

    0下载:
  2. verilog 写的 “梁祝”乐曲演奏电路-verilog wrote " The Butterfly Lovers" music concert circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.08kb
    • 提供者:孔祥
  1. serial_implementation

    0下载:
  2. VHDL 实现 有限冲击响应滤波器的设计(串行式)-VHDL realization of finite impulse response filter design (Serial)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:秦宜
  1. sell

    0下载:
  2. 基于FPGA的自动售饮料机,包含2.5元、3元两种选择-FPGA-based beverage vending machines, including 2.5, 3 yuan two options
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.08kb
    • 提供者:朱佳
  1. fsmd_debounce_exp

    0下载:
  2. vhdl debounce circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.08kb
    • 提供者:rickdecent
  1. VHDL-test-code-general-register

    0下载:
  2. VHDL实验代码:通用寄存器组,这是一个基于VHDL开发的程序,非常的实用-VHDL test code: general register, which is a VHDL-based development process, a very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.08kb
    • 提供者:Johonson
  1. Digital-Clock

    0下载:
  2. FPGA数字跑表代码 Digital Clock-Digital Clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.08kb
    • 提供者:林伟
  1. PWM

    0下载:
  2. 循迹小车PWM电机c语言程序,可以控制小车的转弯与行走。-failed to translate
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-20
    • 文件大小:1.08kb
    • 提供者:唐文华
  1. SDRAMping-pong-memory-structure

    0下载:
  2. 双口RAM 的乒乓存储结构(芯片型号CY7C09279) 应用场合为FPGA向双口RAM不断写入数据,PCI总线从RAM读取数据。[已调试验证]-Dual-port RAM, ping-pong memory structure (chip model CY7C09279) applications for the FPGA to the dual-port RAM write data continuously, PCI bus read data from RAM. [Debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.08kb
    • 提供者:61408520
  1. firtesmul

    0下载:
  2. 基于FPGA的FIR滤波器实现,并行乘法实现,运行速率快但占用资源多。-FPGA-based FIR filter, parallel multiplication achieve faster run rate but take up more resources.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:黄建华
  1. CLOCK-CODE-VHDL

    0下载:
  2. VHDL源码程序,功能完整的时钟电路代码-using ALTERA s FPGA design, QUARTUS software development platform.VHDL CARD,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.08kb
    • 提供者:G
« 1 2 ... .08 .09 .10 .11 .12 31813.14 .15 .16 .17 .18 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭