CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .38 .39 .40 .41 .42 31843.44 .45 .46 .47 .48 ... 33646 »
  1. main

    0下载:
  2. freescale pwm边沿对齐-freescale pwm edge-aligned
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:进进
  1. i2c

    0下载:
  2. 一个I2C通信程序,已经通过测试,可以直接调用
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.07kb
    • 提供者:王虎
  1. vhdl

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:zhen.w
  1. ISO15693

    0下载:
  2. Functions to transmit RFID
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1.07kb
    • 提供者:Lody
  1. sanjiaozhengxuan

    0下载:
  2. 三角波及正弦波发生器 单片机汇编语言可以产生三角波-sanjiaobo
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:1.07kb
    • 提供者:keviele
  1. sdmlbeh

    0下载:
  2. This code implements the behavioral modelling of mealy type sequence detector to detect the sequence 1010. The code is a quartus project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:sidd
  1. alu

    0下载:
  2. This arithmetic logic unit accepts 8-bit inputs, but it can easily be modded to higher bits. It supports the addition, subtraction, set if less than, AND, and OR operations. The operation to perform is determined by the 3-bit address bus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.07kb
    • 提供者:ascheme
  1. FPGA_LCD_VerilogCode

    0下载:
  2. 利用Verilog语言编写的LCD控制代码,在LCD上显示信息-Using Verilog code written in LCD control, display information on the LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.07kb
    • 提供者:huangsong
  1. vhdlchufaqi

    0下载:
  2. 这是一个基于VHDL语言的bch除法器,其功能就是实现二进制除法,采用移位的方式进行-This is based on VHDL language bch divider, its function is to achieve binary division, the way by shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.07kb
    • 提供者:刘某
  1. LED

    0下载:
  2. 实现LED灯的渐变显示和静态亮度不同的静态显示。-Gradient of LED lights and static display of a static display of different brightness.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:罗沛文
  1. as_fifo1

    0下载:
  2. 实现异步FIFO功能,实现串行数据通讯功能,可以用FPGA实现串口扩展-Asynchronous FIFO functions, serial data communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07kb
    • 提供者:xzq
  1. weisuiji

    0下载:
  2. 实现f(x)=1+x^4+x^9的伪随机序列发生器-Pseudo-random Sequence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.07kb
    • 提供者:王冰纯
« 1 2 ... .38 .39 .40 .41 .42 31843.44 .45 .46 .47 .48 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭