CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 31936.37 .38 .39 .40 .41 ... 33646 »
  1. CBackLight

    0下载:
  2. 在WINCE下,设置PPC机背光的时间的类-in WINCE, PPC machines installed backlight time by category
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:xmcxcoc
  1. step_motor.vhd

    0下载:
  2. 用VHDL编写的步进电机控制方法.供大家参考用.-prepared using VHDL stepper motor control methods. For your reference.
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:1.04kb
    • 提供者:lfy
  1. AD9826.vhd

    0下载:
  2. 驱动AD9826的VHDL程序,经测试可以成功驱动
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.04kb
    • 提供者:wuchao
  1. led

    0下载:
  2. 用VHDL编写的一个LED显示程序,展示一种全新的LED设计-VHDL prepared using a LED display program to display a new LED design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.04kb
    • 提供者:李鑫
  1. intfit

    0下载:
  2. 基于Farrow结构的平方内插器,其中输入为8位的小数插值相位和8位的输入数据,实现8位数据输出,仿真验证结果显示此种方法占用资源少。-Farrow structure based on the square interpolator, which enter the decimal for the 8-bit and 8-phase interpolation of the input data to achieve 8-bit data output, simulation results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.04kb
    • 提供者:徐爽
  1. ADC0809

    0下载:
  2. VHDL写的ADC0809的控制转换程序,很容易就看懂的,结构明晰,还有示波器输出模式。-ADC0809 write VHDL control the conversion process, it is easy to understand, and the structure of clarity, as well as the output mode oscilloscope.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:1.04kb
    • 提供者:袁野
  1. VEND

    0下载:
  2. 自动售货机,可投5 角和一元两种硬币; (2) 饮料单价为2.5 元; (3) 系统能够根据用户输入的硬币,判断钱币是否足够,当所投硬币达到或者超过购买者所选面值时,则根据顾客的要求自动售货,并找回剩余的硬币,然后回到初始状态,当所投硬币面值不够时,则给出提示,并通过一个复位键退回所投硬币。然后回到初始状态。 -Vending Machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.04kb
    • 提供者:
  1. loop

    0下载:
  2. 设计一个循环彩灯控制器,该控制器控制红、绿、黄三个发光二极管循环发亮。要求红发光管亮2秒,绿发光管亮3秒,黄发光管亮1秒,程序所用时钟的频率为1HZ。-Design cycle lights controller that controls the red, green, yellow circle three LEDs light up. Asked the red LED on for 2 seconds, the green LED light 3 seconds, Huang Fagua
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.04kb
    • 提供者:吴唯
  1. Timer

    0下载:
  2. 這是時間計數器,名字為Timer.rar,功能為電子時鐘的顯示,可分為時分秒。-This is time counter the name Timer.rar, the function of the electronic clock display can be divided into minutes and seconds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.04kb
    • 提供者:MJ
  1. fifo

    0下载:
  2. 先入先出先
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:1.04kb
    • 提供者:dd
  1. Pdf

    0下载:
  2. Barrel Shifter VerilogHDL code
  3. 所属分类:VHDL编程

  1. Barrel Shifter

    0下载:
  2. Barrel Shifter Verilog Code
  3. 所属分类:VHDL编程

« 1 2 ... .31 .32 .33 .34 .35 31936.37 .38 .39 .40 .41 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭