资源列表
segment2
- 四位动态刷新数码管显示，ＶＥＲＩＬＯＧ代码，含详细的中文注释．
Pld_lab4
- stop watch in vhdl using MAXII development board.
caideng
- 彩灯控制器 vhdl语言开发 eda实验-Lantern controller vhdl language test eda
VHDL
- FPGA与计算机基于RS232之间的通信-FPGA and RS232-based communication between the computer
sound
- linux 音頻/dev/dsp文件操作 初學不知道為什麼功能實現不了-/dev/dsp operation
jiaotongdeng
- 交通那个指示灯，用于在路口指示交通行走。防止意外发生。-The traffic lights
89c52-12864
- 基于89c52的12864C程序，可能比较简单-89c52 12864C program may be relatively simple
crc16-
- 本文档描述了一种CRC校验的方法，开发语言为verilog。程序自己写的，包括测试代码。欢迎参考-This document describes a CRC checksum method development language verilog. Write their own procedures, including test code. Welcome reference
basic_1
- vhdl 语言实现序列检测器 -vhdl language sequence detector vhdl language sequence detector
modbus-crc16
- 工业通信协议modbus的CRC16计算方法-CRC16 calculation method of industrial communication protocol modbus
234
- 重庆大学C语言课程上机试题C语言源代码。-Chongqing University C language programs on computer examination C language source code
bits
- verilog语言，移位寄存器实现的序列检测器-verilog language, to achieve the shift register sequence detector