CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .57 .58 .59 .60 .61 32362.63 .64 .65 .66 .67 ... 33646 »
  1. interrupt-using

    0下载:
  2. 外部中断的使用,51单片机. 实现外部中断功能-The use of external interrupts, 51 microcontroller. To achieve external interrupt function
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:964byte
    • 提供者:Mr.tang
  1. MSP430x261x_1_vlo

    0下载:
  2. msp430 basci functions
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-10
    • 文件大小:964byte
    • 提供者:ced
  1. VHDL写的控制步进电机24byj48的小程序

    0下载:
  2. VHDL写的控制步进电机24byj48的小程序.验证可用.不过还有待改进
  3. 所属分类:VHDL编程

    • 发布日期:2012-11-14
    • 文件大小:963byte
    • 提供者:李唐
  1. arm寄存器

    0下载:
  2. 所属分类:VHDL编程

    • 发布日期:2011-03-08
    • 文件大小:963byte
    • 提供者:claylynn
  1. microthreads

    0下载:
  2. Simple microthreads and fsm for microcontrollers using only preprocessor/inline code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:963byte
    • 提供者:micronpn
  1. fft

    0下载:
  2. f2812下的c语言实现fft快速算法,在软仿真模式下的-f2812 fft under the fast algorithm c language, in the soft emulation mode
  3. 所属分类:DSP program

    • 发布日期:2017-04-02
    • 文件大小:963byte
    • 提供者:刘腾飞
  1. CIC

    0下载:
  2. cic滤波器,完全通过验证,32倍抽取,4阶-cic filter, fully validated, 32-fold extract, 4 bands
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:963byte
    • 提供者:MySunix
  1. scr_20

    0下载:
  2. 完成20位并行数据的伪随机序列扰码,配合解码部分,提高数字信道的SNR。已经通过综合仿真,并正在具体项目中运行,未发现任何缺点。-Completion of the 20 data-parallel pseudo-random sequence scrambling code with the decoding part, improve the SNR of the digital channel. Through integrated simulation, and run specific
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:963byte
    • 提供者:lzl
  1. IICGPIO

    0下载:
  2. dspTMS320F2812 模式IIC的GPIO口初始化-dsp mode IIC GPIO port initialization
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:963byte
    • 提供者:sun
  1. e26-(1)

    0下载:
  2. VHDL写的控制步进电机24byj48的小程序.验证可用.不过还有待改进-Control stepper motor 24byj48 of VHDL to write small programs. Verify available, but could be improved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:963byte
    • 提供者:木阮清
  1. Adder_16bit_2b

    0下载:
  2. 這是由我自己寫的16位元可處理2補數的加法器,希望能提供同學們課業上的好幫助-It was written by myself 16 yuan can handle two' s complement adder, hoping to provide better help students on academic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:963byte
    • 提供者:王宇揚
  1. MULTI_CHANEL_FLOAT

    0下载:
  2. READING FLOAT VALUES FROM MULTIPLE INPUTS
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:963byte
    • 提供者:Himanshu Verma
« 1 2 ... .57 .58 .59 .60 .61 32362.63 .64 .65 .66 .67 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭