CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .21 .22 .23 .24 .25 32426.27 .28 .29 .30 .31 ... 33646 »
  1. send.rar

    0下载:
  2. 所属分类:嵌入式/单片机编程

    • 发布日期:
    • 文件大小:943byte
    • 提供者:
  1. painter

    0下载:
  2. painter linux qt painter standardized format
  3. 所属分类:嵌入式Linux

    • 发布日期:2014-01-16
    • 文件大小:943byte
    • 提供者:叶林
  1. DigitalClock

    0下载:
  2. 描述: 简易电子时钟,LED数码管显示 K1---时调整 K2---分调整 上电时初始化显示: 12-00--Descr iption: Simple electronic clock, LED digital tube display K1--- adjust K2--- sub-adjusted initialized at power display: 12-00-00
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-11
    • 文件大小:943byte
    • 提供者:rongchao
  1. attach

    0下载:
  2. 接触传感器小程序 主要描述了接触的时候怎么反应-The touch sensor program describes how reaction of contact
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:943byte
    • 提供者:swhole
  1. itoa091130

    0下载:
  2. 利用c语言编写的字符串转整形的库函数实现.递归函数实现.可以应用于工程中.-the function of the project is same with ITOA(int ,char*, int1).
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:943byte
    • 提供者:swhole
  1. LCD_stopwatch

    0下载:
  2. It is stopwatch whereby it display on the LCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:942byte
    • 提供者:jason
  1. out_50hz

    0下载:
  2. 输入频率,用CPLD驱动8位DA,产生正玄信号-用CPLD驱动8位DA,产生正玄信号
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:942byte
    • 提供者:鲁先生
  1. time

    0下载:
  2. 该功能主要是利用定时器来进行计时,基于51单片机。-This feature is mainly used to carry out time timer, based on 51 microcontroller.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:942byte
    • 提供者:刘进
  1. qiangdaqi

    0下载:
  2. 该功能主要是进行串口通信,用51单片机进行控制。-This function is primarily one of serial communication, with 51 microcontroller control.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:942byte
    • 提供者:刘进
  1. RS422_receiver

    0下载:
  2. UART--异步串行通讯 接收逻辑 (Verilog)16倍时钟接收-verilog--A UART Receiver 16 clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:942byte
    • 提供者:刘通
  1. BLATC

    0下载:
  2. 2位垂直极化空时编码以及与其相关的串并转换-Verilog ,Blatc ,Serial to parallel 2bit,Parallel to serial 2bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:942byte
    • 提供者:yuanyu
  1. miaobiao

    0下载:
  2. 用按键控制秒表的启动暂停和清零。秒表的时间范围为00.0-59.9-With key control the stopwatch start pause and cleared. Stopwatch time range of 00.0-59.9
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2017-03-03
    • 文件大小:942byte
    • 提供者:陈榕晖
« 1 2 ... .21 .22 .23 .24 .25 32426.27 .28 .29 .30 .31 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭