CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .19 .20 .21 .22 .23 32524.25 .26 .27 .28 .29 ... 33646 »
  1. ps2

    0下载:
  2. PS/2通讯协议是一种双向同步串行通讯协议。通讯的两端通过Clock(时钟脚)同步,并通过Data(数据脚)交换数据。任何一方如果想抑制另外一方通讯时,只需要把Clock(时钟脚)拉到低电平。一般两设备间传输数据的最大时钟频率是33kHz,大多数PS/2设备工作在10~20kHz。推荐值在15kHz左右,也就是说,Clock(时钟脚)高、低电平的持续时间都为40μs。每一数据帧包含11~12个位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:910byte
    • 提供者:程银洲
  1. keyboard

    0下载:
  2. DSP键盘实验,完成对于键盘的读写操作以及键值的回调与应用-DSP keyboard experiments, the completion of the keyboard to read and write operations, as well as the callback and application of key
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:910byte
    • 提供者:王明
  1. mutiplier_4bits

    0下载:
  2. 通过移位相加,实现两个数的相乘。通过一个内部寄存器存储得到的积。--- it multiplies a 5_bit multiplicand by a 5_bit multiplier to give -- an 8_bit product -- -- aim: to master the method of mutiplier "shift and add to realize the mutiplier" --
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:910byte
    • 提供者:lw
  1. sdram_initializer

    0下载:
  2. sdram模块控制功能,读取nop的sdram的机器- This module takes care of write, read and NOP state machine of SDRAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:910byte
    • 提供者:zhangqiang
  1. Full_Add3

    0下载:
  2. full adder 3 bit test for vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:910byte
    • 提供者:Suttiwas
  1. CORDIC

    0下载:
  2. CORDIC数字计算机的设计,即坐标旋转数字计算机-CORDIC digital computer design, that coordinate rotation digital computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:910byte
    • 提供者:许皓天
  1. PCK_CRC4_D4

    0下载:
  2. E1成帧模块,使用VHDL语言设计中的CRC4校验码生成模块-E1 framing module, using the VHDL language design CRC4 check code generation module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:910byte
    • 提供者:
  1. c_seq

    0下载:
  2. 生成伪随机序列,以比特的形式存储下来,开发环境为ccs3.3-Generate pseudo-random sequence to bits stored down development environment for the ccs3.3
  3. 所属分类:DSP program

    • 发布日期:2017-04-10
    • 文件大小:910byte
    • 提供者:
  1. jiao-tong-deng

    0下载:
  2. 用vhdl语言编写的交通灯程序,分主干道和支干道-Traffic lights program written in vhdl language , sub- main roads and branch roads。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:910byte
    • 提供者:丫丫
  1. keyscan

    0下载:
  2. 使用xilinx公司的XC95288XL芯片控制4*4键盘扫描。-Using xilinx s XC95288XL chip control 4* 4 keyboard scan.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:910byte
    • 提供者:窦海霞
  1. PID_TEST

    0下载:
  2. 一个简单的PID算法,有测试用例,可一试试看-a simple PID algorithm with test case.
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:910byte
    • 提供者:guyiwei
  1. LSD-TEST430F5438-01-Timer0_A5-01

    0下载:
  2. MSP430单片机定时器程序,实现TimerA 作为定时器使用实现LED 闪烁-MSP430 microcontroller timer program, the realization of the use of TimerA timer LED flash
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:910byte
    • 提供者:于陆
« 1 2 ... .19 .20 .21 .22 .23 32524.25 .26 .27 .28 .29 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭