CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 32546.47 .48 .49 .50 .51 ... 33646 »
  1. TLC2543c

    0下载:
  2. TLC2543c语言驱动,网上12位串行的AD转换可以说是不少。不过合用的就不多了-TLC2543c language-driven, online serial of 12 AD converter can be said to be many. But the combination of not more
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:903byte
    • 提供者:谢谢
  1. mealy_state_machine

    0下载:
  2. 本程序为米勒状态机经典设计模块,对用状态机设计程序控制部分具有指导意义-This procedure for Miller classic state machine design modules, using state machine control part of the design of guiding significance for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:903byte
    • 提供者:zhaohongliang
  1. aa_lines

    0下载:
  2. ucgui划线部分的函数,UcGUI系统源代码请自己去别处下载。再次只提供应用程序部分的例子代码。-ucgui underlined part of the function, UcGUI system source codes, please go somewhere else to download their own. Again, only part of the examples of the application code.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:903byte
    • 提供者:luoshizhou
  1. test2

    0下载:
  2. 单片机键盘学习 不带返回值的4*4矩阵键盘扫描源代码-Without a return value of 4* 4 matrix keyboard scan the source code
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:903byte
    • 提供者:赵星
  1. led8_595

    0下载:
  2. 使用74595进行8段数码管控制,实现数据显示-Use 74595 for 8 digital control to achieve data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:903byte
    • 提供者:zhangxinye
  1. lcd1602

    0下载:
  2. 经典的液晶显示程序 1602 详细说明-#include<reg51.h> #include<intrins.h>
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:903byte
    • 提供者:bingge
  1. top_vga12345

    0下载:
  2. FPGA VGA 20个字 20个字 -FPGA VGA 20 words 20 words 20 words 20 words
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:903byte
    • 提供者:二姨三
  1. top

    0下载:
  2. 可实现多路选择,使用的是 verilog,代码清晰易懂-Can achieve multiple choice, using verilog, clear and easy to understand code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:903byte
    • 提供者:hehaihai
  1. a-kind-of-digital-pilvji

    0下载:
  2. 简单数字频率计 可以测出较多种信号的频率 简单实用-a kind of digital pilvji
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:903byte
    • 提供者:张萌
  1. sub

    0下载:
  2. --a0 a1 a2的输入我们用 k1 k2 k3 代替 --b0 b1 b2的输入我们用拨码开关代替。 --b0用拨码开关1输入,BMK1用杜邦线接24脚 --b1用拨码开关2输入,BMK2用杜邦线接25脚 --b2用拨码开关3输入,BMK3用杜邦线接26脚 --一开始数码管显示的是0.应为111-111就等于0 --数码管显示相减结果-- A0 a1 a2 input we use k1 k2 k3 instead the- b0 b1 b2 input, we us
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:903byte
    • 提供者:lixiaolong
  1. DDS

    0下载:
  2. dds测试程序,例化了DDS可以发出频率和相位可控的正弦波形-dds test program, for example, can issue of the DDS frequency and phase controlled sinusoidal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:903byte
    • 提供者:ggww
  1. SEG_CLOCK

    0下载:
  2. seg clk seg clk seg clk-seg clkseg clkseg clkseg clkseg clk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:903byte
    • 提供者:yunU
« 1 2 ... .41 .42 .43 .44 .45 32546.47 .48 .49 .50 .51 ... 33646 »
搜珍网 www.dssz.com