CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 32781.82 .83 .84 .85 .86 ... 33646 »
  1. ONEWinCEDRIVER

    0下载:
  2. 在WinCE下使用触控屏的驱动程序.是转载的,希望大家有用-in WinCE use touch screen drivers. Yes reproduced in the hope that it may be useful
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:829byte
    • 提供者:wymanchen
  1. prob1

    0下载:
  2. UART program for fun-UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:gao
  1. PCK_CRC16_D1

    0下载:
  2. CRC源代码,VHDL文件,可供参考,16位的-CRC source code, VHDL files, for reference, 16-bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:829byte
    • 提供者:ly
  1. paobiao

    0下载:
  2. verilog代码,跑表计数器程序, 希望能帮到感兴趣的人~-verilog code run led
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:tulip
  1. cic

    0下载:
  2. 抽取滤波的Verilog实现,经测试可用-Decimation filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:829byte
    • 提供者:anderson
  1. lcdDriver

    0下载:
  2. LCD Vhdl module controller for HD47780 driver. The program writes some data to the LCD.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:holio
  1. div

    0下载:
  2. 自己编写的一个计数器分频,通过调整计数周期和计数值,可以获得不同频率,不同占空比的分频时钟-I have written a counter divider by adjusting the count period and the count value can be obtained at different frequencies, different duty cycles of the divided clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:829byte
    • 提供者:Terry
  1. HW

    0下载:
  2. 实现了简单的Edsim51仿真测试。Edsim51是一个很好的仿真8051的工具。-To achieve a simple Edsim51 simulation tests. Edsim51 8051 is an excellent simulation tools.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:熊风
  1. main

    0下载:
  2. UART通用异步收发机,在51单片机上实现控制异步通信- universal asynchronous receiver-transmitter
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:829byte
    • 提供者:陈翔
  1. exchange100

    0下载:
  2. 自己写的一个小程序,可以实现进制之间的转换-They write a small program that can convert between hex
  3. 所属分类:SCM

    • 发布日期:2017-04-12
    • 文件大小:829byte
    • 提供者:lan7837824
  1. reg

    0下载:
  2. 8-bit Shift-Left Register with Positive-Edge Clock, Synchronous Parallel Load, Serial In, and Serial Out- 8-bit Shift-Left Register with Positive-Edge Clock, Synchronous Parallel Load, Serial In, and Serial Out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:829byte
    • 提供者:evgesha
  1. 1602

    0下载:
  2. 单片机驱动1602显示屏,实现屏幕图形与文字的显示-MCU 1602 display, the realization of the screen graphics and text display
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:829byte
    • 提供者:work5
« 1 2 ... .76 .77 .78 .79 .80 32781.82 .83 .84 .85 .86 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭