CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 32790.91 .92 .93 .94 .95 ... 33646 »
  1. jieshu_ce_pin

    0下载:
  2. 通过计算不了1S内下降沿个数,达到测频目的.-not calculated the number of the down-1S within reach frequency measurement purposes.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:827byte
    • 提供者:江方洪
  1. 算法设计中经典的格雷码生成问题

    0下载:
  2. 算法设计中经典的格雷码生成问题,采用分治法解决,代码精炼,Algorithm design in the classic Gray code generation problems, the use of sub-rule law, code refined
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-03-03
    • 文件大小:827byte
    • 提供者:王刚
  1. bujin

    0下载:
  2. 51系列单片机的步进式电动机的C语言程序。
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:826byte
    • 提供者:ray
  1. ADC_TLC549

    0下载:
  2. TLC549的VHDL驱动源码 已测试通过的TLC549的驱动源码 有转换使能和转换完毕标志-TLC549 the VHDL source code has been test driving the driving source through the TLC549 has converted to energy and the conversion complete flag
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:826byte
    • 提供者:123
  1. SERIALIZER

    0下载:
  2. The serial bit stream is clocked out of the Parallel-to-Serial converter .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:826byte
    • 提供者:Nikhil
  1. VideoTimingGen

    0下载:
  2. 详细描述了VGA时序控制,通过仿真是正确的-A detailed descr iption of VGA timing control, simulation is correct
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:826byte
    • 提供者:liuxin
  1. hw2_final

    0下载:
  2. 讓LCD聖誕樹有變化,包括彩帶及移出螢幕等等。-Make xmas tree be displayed on LCD screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:826byte
    • 提供者:黃曼薇
  1. MSP430F2616_ta

    0下载:
  2. MSP430F2616 program for timer A
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-11
    • 文件大小:826byte
    • 提供者:chaudhary
  1. wdtctl

    0下载:
  2. it is a adc12 design.it is my design.you can use it.msp430
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-07
    • 文件大小:826byte
    • 提供者:jim
  1. main

    0下载:
  2. ULN2803 Drive Stepper Motor
  3. 所属分类:Other Embeded program

    • 发布日期:2017-12-05
    • 文件大小:826byte
    • 提供者:dsfs
  1. ads1252

    1下载:
  2. 用fpga控制ads1252采样,晶振高,速度快,采用的是同步模式,采样回来的前5个值不准,取值要从第6个值开始,第一位是标志位-With fpga control ads1252 sampling, crystal, high speed, using the synchronous mode, the first five sampling returned values ​ ​ are not allowed, ranging from the first six va
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:826byte
    • 提供者:zzt
  1. generate-coordinates

    0下载:
  2. 使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。-Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive numb
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:826byte
    • 提供者:韩韬
« 1 2 ... .85 .86 .87 .88 .89 32790.91 .92 .93 .94 .95 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭