CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 32987.88 .89 .90 .91 .92 ... 33645 »
  1. VHDL_reg

    0下载:
  2. 用vhdl写的有关寄存器的源代码,适合于硬件开发入门。
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:761
    • 提供者:st.filo
  1. ddsm

    0下载:
  2. 用vhdl实现dds功能的程序试一试看看是不适合你!-Dds feature using vhdl program to try to achieve a look is not for you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:761
    • 提供者:maxmilian
  1. Text2

    0下载:
  2. 电子技术交流群 59467837 高手云集 单片机 电子技术 ARM 等一系列开发 欢迎广大电子爱好者踊跃参加 -The exchange of electronic technology expert group 59,467,837 gathered a series of ARM MCU development of electronic technology electronics enthusiasts are welcome to participate in this pro
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-10
    • 文件大小:761
    • 提供者:zhangzhixiong
  1. multiply

    0下载:
  2. 简单的乘法器,用Verilog实现 multiply-multiply
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:761
    • 提供者:
  1. booth

    0下载:
  2. modified booth recoding in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:761
    • 提供者:siva
  1. lcd1602

    0下载:
  2. lcd1602的vhdl程序,改程序只能显示字符和数字,不能显示汉字-lcd1602 the vhdl program, change the program can only display characters and numbers, can not display Chinese characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:761
    • 提供者:刘卓
  1. Diminishing-points-frequency

    0下载:
  2. 外接50M晶振,可分频为20、10、5、1KHz的占空比为50 的递减分频-External 50 M crystals, can divide frequency for 20, 10, 5, 1 KHz accounted for more than 50 of the empty diminishing points frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:761
    • 提供者:李晓宇
  1. Average_filter_DSP

    0下载:
  2. Average filter code for DSP DSK6713
  3. 所属分类:DSP program

    • 发布日期:2017-04-01
    • 文件大小:761
    • 提供者:alejobj
  1. fir_f2812

    0下载:
  2. 有限冲激响应fir滤波器在F2812上的实现-Finite impulse response fir filter on the F2812
  3. 所属分类:DSP program

    • 发布日期:2017-04-07
    • 文件大小:761
    • 提供者:苗二龙
  1. VHDL

    0下载:
  2. 组合逻辑电路设计:基本逻辑门、三态门、译码器。-Combination logic circuit design: basic logic gates, tri-state gate decoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:761
    • 提供者:胡涛
  1. driver

    0下载:
  2. 基于FPGA的脉冲发生,使用的是Quartus仿真环境以及VHDL语言编译-FPGA-based pulse generation, using Quartus simulation environment and VHDL language compiler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:761
    • 提供者:张张
  1. jpsm

    0下载:
  2. 基于VHDL语言的4*4矩阵键盘扫描代码-Matrix keyboard scan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:761
    • 提供者:luo
« 1 2 ... .82 .83 .84 .85 .86 32987.88 .89 .90 .91 .92 ... 33645 »
搜珍网 www.dssz.com