CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 6227.28 .29 .30 .31 .32 ... 33646 »
  1. ise

    0下载:
  2. 设计微处理器基本输入输出系统,实现投票系统,通过拨码开关(SW0~SW3)输入,当BTN North (V4)键被按下时收集投票。若投票数大于或等于3票,则点亮板上的LD0,并在超级终端输出“Pass!”。若投票数小于3票,则不点亮LD0,并在超级终端输出“Lose!”-Design microprocessor basic input output system, voting system, input via DIP switch (SW0 to SW3) to collect the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:961.82kb
    • 提供者:王先生
  1. STM32F103

    0下载:
  2. STM32F103xxx的中文资料,拿来分享,希望对大家有用-STM32F103xxx the Chinese data, brought to share the hope for all of us
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-02
    • 文件大小:961.81kb
    • 提供者:王亮
  1. WidowsXPE开发指南

    0下载:
  2. WindowsXPE开发指南!英文原版!强力推荐!WindowsXPE开发工程师必备资料!谁说不好,谁没良心!-WindowsXPE Development Guide! English original! Strongly recommended! WindowsXPE development engineers required information! Who says well, who uncaring!
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:961.8kb
    • 提供者:雷霆战警
  1. finaldesign_watch

    0下载:
  2. 基于VHDL的数字跑表源码,芯片采用ALTERA公司的ACEX1K 系列的EP1K10TC100-3,项目设计过程中,用EDA技术作开发手段,运用VHDL语言,实现从0.01秒到59分59秒59 的设计。-VHDL-based digital stopwatch source, ALTERA chip company ACEX1K series EP1K10TC100-3, the project design process, by means of EDA technology for th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:961.79kb
    • 提供者:huyanting
  1. ProDSP_F28035_IICseg

    0下载:
  2. TM1650 扫按钮和数码管显示,F28035代码,开发环境CCS4.-TM1650 sweep buttons and digital display
  3. 所属分类:DSP program

    • 发布日期:2017-05-06
    • 文件大小:961.73kb
    • 提供者:jk
  1. MIT

    0下载:
  2. 麻省理工大学关于电路与电子学的讲座,非常有条理-Massachusetts Institute of Technology and electronics on the lecture circuit, very organized
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-01
    • 文件大小:961.72kb
    • 提供者:
  1. example17-DS1302_ok

    0下载:
  2. FPGA verilog HDL开发的时钟芯片DS1302程序,调试可用。-FPGA verilog HDL developed clock chip DS1302, debuggers are available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:961.7kb
    • 提供者:lwb
  1. stm32f4_clockconfig

    0下载:
  2. STM32F4系列单片的时钟配置手册里面含有详细的配置过程-STM32F4 series of single clock configuration manual which contains details of the configuration process
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-03
    • 文件大小:961.65kb
    • 提供者:王飞
  1. XD-D01-20110108

    0下载:
  2. 压缩感知是近几年比较热门的话题,其中我研究的双像素相机就是基于DMD光调制系统和它-Compressed sensing is more popular in recent years, the topic, which I studied double pixel camera is based on the the DMD light-modulation system and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:961.65kb
    • 提供者:张一
  1. mem-opt_final

    0下载:
  2. memory optimisation cache memory, RAM,SRAM, main memory related doc and ppt attached
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:961.64kb
    • 提供者:Mahesh
  1. STC89C58RD

    0下载:
  2. STC12C5410 系列单片机是单时钟/ 机器周期(1T)的兼容8051 内核单片机,是高速/ 低功耗的新一代 8051 单片机,全新的流水线/ 精简指令集结构,内部集成MAX810 专用复位电路 -STC12C5410 Series Single-chip is a single clock/machine cycle (1T) core 8051 compatible microcontroller, are high-speed/low power a new generatio
  3. 所属分类:SCM

    • 发布日期:2017-05-01
    • 文件大小:961.63kb
    • 提供者:backoff
  1. STM32F030k6ct-232txrx-printf-ADC

    1下载:
  2. STM32F030k6ct的串口打印,以及ADC采样,采用ST的HAL固件库-STM32F030k6ct serial printing, and ADC sampling, using ST HAL firmware library
  3. 所属分类:SCM

    • 发布日期:2017-05-03
    • 文件大小:961.58kb
    • 提供者:honyuan
« 1 2 ... .22 .23 .24 .25 .26 6227.28 .29 .30 .31 .32 ... 33646 »
搜珍网 www.dssz.com