CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .23 .24 .25 .26 .27 8528.29 .30 .31 .32 .33 ... 33646 »
  1. bff-1_1_0-src

    0下载:
  2. This example for C-This example for C++
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-02
    • 文件大小:501.7kb
    • 提供者:hieulong
  1. t400_latest.tar

    0下载:
  2. National OPC2xx VHDL Source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:501.68kb
    • 提供者:aaa
  1. uart

    0下载:
  2. 这是我初学FPGA时,经过验证过的一个串口程序,大家可以下载-This is my beginner FPGA, after validation of a serial program, you can download learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:501.68kb
    • 提供者:feihu
  1. ZedGraph

    0下载:
  2. Well this is the ZedGraph I ve used to represent my output temperature in relation to the refference!
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-03
    • 文件大小:501.68kb
    • 提供者:alin
  1. ATAmega128.ZIP

    0下载:
  2. atmelmega128ATA驱动内含FAT32源码
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:501.68kb
    • 提供者:邢培育
  1. CCO-OUT

    0下载:
  2. stm8l152c6单片机CCO时钟输出功能。-stm8l152c6 microcontroller CCO clock output.
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:501.65kb
    • 提供者:zl
  1. test_sdram

    0下载:
  2. SDRAM的测试程序,DSP为DM642,可以实现SDRAM的初始化、写入与读回校验功能。-DSP program for sdram testing, has the function of initialization, write in and read back for CRC.
  3. 所属分类:DSP program

    • 发布日期:2017-05-03
    • 文件大小:501.64kb
    • 提供者:李平
  1. 19-SD_FATFS

    0下载:
  2. 风驰的STM8开发板例程-program FOR STM8
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-02
    • 文件大小:501.63kb
    • 提供者:Liu
  1. Matrix-Clock-Programs

    0下载:
  2. this dotmatrix clock using microcontroller. its great!-this is dotmatrix clock using microcontroller. its great!
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-27
    • 文件大小:501.63kb
    • 提供者:brews_ce
  1. dspliuheping

    0下载:
  2. dsp原理及电机控制应用代码 ( 刘和平).rar
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:501.6kb
    • 提供者:李兵强
  1. Clock

    0下载:
  2. 十二星座时钟是根据时间调整不同的星座图片,缓和工作或者生活压力-12 constellations time to adjust the clock is based on a different constellation of images, ease the pressure of work or
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:501.59kb
    • 提供者:顾科睿
  1. UART_FPGA

    0下载:
  2. 可以多波特率设置,奇偶校验可以设置,verilog编写,经过调试成功的串口模块-Baud rate settings can be more, parity can be set, verilog written after the successful commissioning of the serial module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:501.59kb
    • 提供者:flywei784
« 1 2 ... .23 .24 .25 .26 .27 8528.29 .30 .31 .32 .33 ... 33646 »
搜珍网 www.dssz.com