CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .17 .18 .19 .20 .21 8622.23 .24 .25 .26 .27 ... 33646 »
  1. LPC21XXCAN

    0下载:
  2. 在LPC21系列芯片上的工程模块,可以在上面添加自己的测试程序,非常有用-LPC21 series chips on engineering modules on which you can add your own testing procedures, very useful
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-25
    • 文件大小:489.04kb
    • 提供者:chenliang
  1. vhdlbasics

    0下载:
  2. its a tutorial to understand basics of vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:489.04kb
    • 提供者:Ankit Srivastava
  1. 2

    0下载:
  2. 关于MATLAB的GUI 程序设计的电子书,很不错。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:489.04kb
    • 提供者:wang
  1. XWRT32

    0下载:
  2. x-wrt is the GUI config tool for openwrt,which is a open project about wireless Router
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:489.02kb
    • 提供者:lin
  1. Electronic-calendar

    0下载:
  2. 电子万年历全部开发文件。包括报告。很精典。特来分享-Electronic calendar,including design report。
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-04
    • 文件大小:489.01kb
    • 提供者:wanrhys
  1. wavegenerator

    0下载:
  2. 产生各种波形,比如正弦波,方波,三角波等,下载的别人的,感觉不错,就上传了-Produce various waveform, for instance, square, triangle sine waves, download the others, feeling good, just upload
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:489.01kb
    • 提供者:lyz
  1. FT232RL

    0下载:
  2. 2005FT232R USB UART I.C. Incorporating Clock Generator Output and FTDIChip-ID™ Security Dongle-2005FT232R USB UART I.C. Incorporating Clock Generator Output and FTDIChip-ID™ Security Dongle
  3. 所属分类:SCM

    • 发布日期:2017-11-25
    • 文件大小:489kb
    • 提供者:zxl
  1. i2s_interface

    2下载:
  2. iis的verilog代码,符合iis协议标准,来自opencores网站。-iis the verilog code, in line with iis protocol standards, from opencores site.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-23
    • 文件大小:489kb
    • 提供者:lvlv
  1. 界面切换

    1下载:
  2. qt 实现窗口切换按键触发后可以切换到一个界面。退出后回到主窗口(chieve window switching of QT)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:489kb
    • 提供者:卢晓爱滴
  1. n_bit_paralleLoadShiftRegJK

    0下载:
  2. n_bit_paralleLoadShiftRegJK
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:489kb
    • 提供者:iaio
  1. Ex01_POP28335_Timer0_LED

    1下载:
  2. 亲测有效的28335定时器代码,能正常进定时器(28335 timer can properly overcome timer problems)
  3. 所属分类:DSP编程

    • 发布日期:2018-04-19
    • 文件大小:489kb
    • 提供者:周琴
  1. DPWM

    1下载:
  2. 用Verilog实现数字脉宽调制模块,主要模块有锁相环、计数器、多路选择器(The digital pulse width modulation module is realized by Verilog. The main modules are PLL, counter and multiplexer)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-09-29
    • 文件大小:489kb
    • 提供者:lw1997
« 1 2 ... .17 .18 .19 .20 .21 8622.23 .24 .25 .26 .27 ... 33646 »
搜珍网 www.dssz.com