资源列表
libdev
- 用于TM1300/PNX1300系列DSP（主要用于视频处理）的设备库的源码，包括1300所有的功能模块，如DMA.pci.timer/interrupt/vi/vo等等。想让1300工作，找部分必不可少！-for TM1300/PNX1300 Series DSP (mainly for video processing) for the equipment FOSS, including 1300 all functional modules, if DMA.pci.timer / inte
AT91RM9200-GettingStarted-ADS1_2-1_1
- at91rm9200初始化Ｃ代码--C code for starting up at91rm9200.-C code for starting up at91rm9200.
XINT13
- 此程序是TMS320F28335中断的测试程序，主要指导初学者如何正确的配置中断，包括选择寄存器，方向寄存器，数据寄存器等的正确配置，本程序采用的是中断ＸＩＮＴ１３，测试通过-This program is interrupted TMS320F28335 test program, the main guide for beginners how to properly configure interrupts, including selection register, the direct
15单片机 NFR24L01接收与发射源码
- NFR24L01是一个无线串口模块，很多人都在寻找这个模块的代码，做这个模块，我也花费了很多时间，希望可以帮到更多的人。
THXS3EI-I_student_final
- tinghua FPGA ziliao -tinghua FPGA ziliao
dspic30
- 书籍《dspic数字信号控制器C程序开发及应用》的配套程序，各个功能模块及FFT例子都有。 -books "dspic digital signal controller C program development and application of the" matching procedures, various functional modules and FFT examples.
ARM_JTAG
- 这篇文章主要介绍ARM JTAG调试的基本原理。基本的内容包括了TAP (TEST ACCESS PORT) 和BOUNDARY-SCAN ARCHITECTURE的介绍，在此基础上，结合ARM7TDMI详细介绍了的JTAG调试原理。-This article introduces the ARM JTAG debugging basic tenets. The basic elements include the TAP (TEST PORT ACCESS) and BOUNDARY - SC
MODBUS_RTU
- STM32单片机上针对MODBUS RTU协议 防止串口接收丢包 数据帧后死机，用定时器完成丢包数据帧处理-STM32 microcontroller for MODBUS RTU protocol to prevent the serial port to receive packet loss, data frame after the crash, using the timer to complete packet loss data frame processing
CortexM0_TDPtest_12MHz
- 想学好NXP的cortex M0吗，下载吧。-You want to learn from NXP cortex the M0, download it.
JTAG
- 详细介绍了JTAG的工作原理，尤其对在ARM嵌入式系统开发的方法进行了详细介绍。
uIP-BF533_with_PT_LAN
- 基于ADSP533的TCPIP协议栈，包括网卡驱动和WEB SERVER示例程序 AD公司的参考设计-ADSP533 based on the TCPIP stack, including Ethernet driver and WEB SERVER sample program AD reference design
LEDshanshuodeng
- 让实验板上的8 个LED 周期性的闪烁。通过这个实验，熟悉并掌握采用计数 与判断的方式来实现分频的Verilog HDL 的编程方法以及Quartus II 软件的使 用方法和开发流程。-The experimental board 8 LED periodically flashes. Through this experiment, the familiar and the master counts and judgment to achieve the Verilog HDL p