CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .84 .85 .86 .87 .88 9989.90 .91 .92 .93 .94 ... 33646 »
  1. taxicounter-ATmega16

    1下载:
  2. AVR类单片机ATmega16与16键键盘和LCD连接应用的设计程序,设计的是简单出租车计价器-single chip of ATmega16
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:354.16kb
    • 提供者:袁晨
  1. ucosii

    0下载:
  2. ucosII源码 ucos是一个简单实用的小型操作系统 适用于小型MCU -ucosII source code
  3. 所属分类:uCOS

    • 发布日期:2017-12-03
    • 文件大小:354.16kb
    • 提供者:PiterYang
  1. STM32彩屏显示AD采集数据(基于RS232接口MODBUS)

    3下载:
  2. STM32彩屏显示AD采集数据(基于RS232接口MODBUS)
  3. 所属分类:嵌入式/单片机编程

  1. priority

    0下载:
  2. Priority encoder in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:354.15kb
    • 提供者:Matheus
  1. EX-LCD1602

    0下载:
  2. 基于DSP2812的LCD1602液晶显示程序,用c语言编译。-Based on DSP2812 LCD1602 LCD display program, c language compiler.
  3. 所属分类:DSP program

    • 发布日期:2017-11-24
    • 文件大小:354.15kb
    • 提供者:XYY
  1. ccp驱动

    0下载:
  2. 所属分类:其他嵌入式/单片机内容

  1. PCAPP

    0下载:
  2. 这一个文件叙述 CAN 标定协议 CCP,如工作组所定义在那尽快地特别工作小组里面。CCP 用一个主设备定义控制器的通信使用 CAN2.0 B(11-位与 29个位的识别符)驱动。-This is a document which describes CAN Calibration Protocol CCP, as defined by the working group as soon as possible a special working group on that. CCP commu
  3. 所属分类:SCM

    • 发布日期:2017-04-25
    • 文件大小:354.15kb
    • 提供者:孙石
  1. shizhongsheji

    0下载:
  2. 基于UP3borad开发板的时钟设计,可校时,设置闹钟等-Clock design based on UP3borad the development board, can the school, set the alarm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:354.14kb
    • 提供者:hh
  1. GPIOsimulateUART

    0下载:
  2. 此代码是用8051普通的GPIO口来模拟串口-This code is to use the GPIO port 8051 to simulate an ordinary serial port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:354.14kb
    • 提供者:余金锁
  1. ver

    0下载:
  2. VxWorks的网络增强型驱动分析与实现VxWorks Network Analysis and implementation of enhanced driver-VxWorks Network Analysis and implementation of enhanced driver
  3. 所属分类:VxWorks

    • 发布日期:2017-04-07
    • 文件大小:354.14kb
    • 提供者:keep
  1. haoleba

    0下载:
  2. VHDL言语实现的24制时钟,可整点报时,还有闹钟等功能.-VHDL language to achieve the 24 system clock can be the whole point of time, there is an alarm clock functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:354.13kb
    • 提供者:jecky
  1. fat16

    0下载:
  2. 基于642的sd卡读写程序,文件系统为fat16,读写函数已经调通,其他模块框架是完整的,但是没有使用
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:354.12kb
    • 提供者:lshp
« 1 2 ... .84 .85 .86 .87 .88 9989.90 .91 .92 .93 .94 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭