CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .62 .63 .64 .65 .66 10267.68 .69 .70 .71 .72 ... 33646 »
  1. MPLAB_C18

    0下载:
  2. MPLAB C18编译器使用指南,中文,描述了在MPLAB中如何使用C18编译器-MPLAB C18 compiler user guide, Chinese, describes how to use in the MPLAB C18 compiler
  3. 所属分类:SCM

    • 发布日期:2017-11-16
    • 文件大小:658.94kb
    • 提供者:guo
  1. 6410ucos

    0下载:
  2. 飞凌OK6410开发板上的uc/os源码,包含烧写方法的详细说明-The Feiling OK6410 development board uc/os source
  3. 所属分类:uCOS

    • 发布日期:2017-11-30
    • 文件大小:646.95kb
    • 提供者:guo
  1. 32bit_HEX_BIN

    0下载:
  2. 32位二进制数除以16位二进制数子程序,必须按顺序写入和读出,串口显示结果-32-bit binary number is divided by a 16-bit binary number subroutine must be in order to write and read out the serial display results
  3. 所属分类:SCM

    • 发布日期:2017-11-30
    • 文件大小:525byte
    • 提供者:wenking99
  1. LwIP_TCPIPusebook

    0下载:
  2. LwIP_TCPIP协议栈的设计与实现,用于快捷的使用lwip,便于使用-The Design and Implementation of LwIP_TCPIP protocol stack for the efficient use lwip, easy to use
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-12-06
    • 文件大小:435.4kb
    • 提供者:魏先武
  1. 51TCPIP

    0下载:
  2. 基于单片机的网络开发程序,可以使用TCP/IP协议。-Microcontroller-based web development program
  3. 所属分类:SCM

    • 发布日期:2017-12-03
    • 文件大小:394.42kb
    • 提供者:ht
  1. Traffic_Light

    1下载:
  2. FPGA模拟实现的交通灯控制系统,语言为Verilog,环境为QurtursII,默认情况下按预先设定的时间进行倒计时,支持人工控制模式让某一方向信号灯常亮。信号灯采用LED代替-The FPGA simulation realization of traffic light control system, language, Verilog, environment QurtursII, default preset time countdown, support manual control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:609.7kb
    • 提供者:wicoboy
  1. Snatch

    0下载:
  2. 数字电路课程设计题目:抢答器。实现功能:主持人按下开始后才能抢答,否则犯规;一旦有人抢答,其它选手的抢答即被屏蔽;根据回答结果可进行得分加减并可显示到数码管上。-Digital Circuit Design Title: Responder. Function: Moderator press after the start of Responder, or foul once someone answer in other players Responder shall be shielde
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1.09mb
    • 提供者:wicoboy
  1. SinPout

    0下载:
  2. FPGA设计中涉及到的速度与面积互换技巧,本工程的代码用Verilog编写,实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:232.03kb
    • 提供者:wicoboy
  1. sick_room_call

    0下载:
  2. 数字电路课程设计题目:病房呼叫系统的FPGA实现。实现了题目要求:支持呼叫记忆功能,有呼叫优先级,护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse duty room can give the ward c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:484.88kb
    • 提供者:wicoboy
  1. Pll_prj

    0下载:
  2. FPGA中PLL模块的测试代码,代码通过例化一个PLL将25MHz系统时钟倍频到50MHz,然后通过两个不同频率时钟控制两个LED灯闪烁,通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two different frequency clock control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:141.84kb
    • 提供者:wicoboy
  1. Matrix_Keyboard

    0下载:
  2. Verilog编写的4x4矩阵键盘扫描代码,可用QurtursII直接打开工程。具体实现的功能为按下按键,数码管可相应显示0、1、...E、F-Verilog prepared 4x4 matrix keyboard scan code and it s directly available in QurtursII . The concrete realization of the function: key is pressed, the digital tube to the corres
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:252.51kb
    • 提供者:wicoboy
  1. AVRmotor

    0下载:
  2. 基于AVR mega16的步进电机程序 注释详细最适合新手的学习和使用 还有按键控制的正反转-Comment in detail based on the AVR mega16 stepper motor program most suitable for the novice to learn and use, there are buttons to control Reversible
  3. 所属分类:Other Embeded program

    • 发布日期:2017-11-25
    • 文件大小:1.26kb
    • 提供者:韩林松
« 1 2 ... .62 .63 .64 .65 .66 10267.68 .69 .70 .71 .72 ... 33646 »
搜珍网 www.dssz.com