CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .03 .04 .05 .06 .07 16508.09 .10 .11 .12 .13 ... 33646 »
  1. wince

    0下载:
  2. System application interface calls on WinCE
  3. 所属分类:Windows CE

    • 发布日期:2017-04-16
    • 文件大小:237.2kb
    • 提供者:在路上
  1. I2C-read-SD2200C

    0下载:
  2. 基于AVR单片机,两线模拟I2C总线的读取SD2200实时时钟的C程序,ICCAVR上编译通过并执行-Based on AVR microcontroller, two-wire I2C bus to read analog real-time clock C program SD2200, ICCAVR compile and run on
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-13
    • 文件大小:3.48kb
    • 提供者:王文博
  1. yimaqi

    0下载:
  2. 这是一个译码器,与编码器功能相反,可以用于设计抢答器等,便于在实验箱上演示-This is a decoder, and encoder On the contrary, can be used to design Responder so easy to be demonstrated in the experimental box
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:576byte
    • 提供者:孙法江
  1. busybox.patch

    0下载:
  2. busybox flash_eraseall patch
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:39.38kb
    • 提供者:Goutam
  1. 2

    0下载:
  2. 使用变量的状态机 library ieee use ieee.std_logic_1164.all ENTITY fsm2 IS PORT(clock,x : IN BIT z : OUT BIT) END fsm2 ------------------------------------------------- ARCHITECTURE using_wait OF fsm2 IS TYPE state_type IS (s0,s1,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:519byte
    • 提供者:陈强
  1. 1

    0下载:
  2. 一个VHDL实现的测频计 LIBRARY ieee USE ieee.std_logic_1164.all USE ieee.std_logic_arith.all USE ieee.std_logic_unsigned.all ENTITY freq IS PORT( Fsignal : IN std_logic -- Rst : IN std_logic Gate : IN std_logic Ready : OUT std_lo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.28kb
    • 提供者:陈强
  1. 12

    0下载:
  2. 4位除法器 library IEEE use IEEE.std_logic_1164.all use IEEE.std_logic_unsigned.all entity fpdiv is port ( DIVz: out STD_LOGIC A: in STD_LOGIC_VECTOR (3 downto 0) B: in STD_LOGIC_VECTOR (3 downto 0) data_out: out STD_LO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:641byte
    • 提供者:陈强
  1. vhdl

    0下载:
  2. 4位乘法器 vhdl library IEEE use IEEE.std_logic_1164.all entity one_bit_adder is port ( A: in STD_LOGIC B: in STD_LOGIC C_in: in STD_LOGIC S: out STD_LOGIC C_out: out STD_LOGIC ) end one_bit_adder -4-bit multipl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:891byte
    • 提供者:陈强
  1. R2J10172HA_develop_spec_V001

    0下载:
  2. Datasheet Renesas R2J10172HA
  3. 所属分类:SCM

    • 发布日期:2017-04-24
    • 文件大小:499.4kb
    • 提供者:urangbandung
  1. MSP430(monitoring)

    0下载:
  2. 对水文信息进行实时采集处理,包括水文站点的流速、流量、库容等信息的实时跟踪,并按照其范围值进行调控。-Real-time hydrological information collection and processing, including the hydrological stations of the flow, flow, storage capacity and other information of the real-time tracking and control in ac
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:289.04kb
    • 提供者:刘磊
  1. supporting

    0下载:
  2. 这个压缩包包含单片机开发板上所有的模块的c语言源程序和汇编源程序!可以很好的学习单片机!-The compressed package includes all the MCU development board module of the source program and assembly language c source program! Can very good learning microcontroller!
  3. 所属分类:SCM

    • 发布日期:2017-05-27
    • 文件大小:9.09mb
    • 提供者:刘永
  1. bf53x_timer_interrupt

    0下载:
  2. ADI DSP blackfin 系列处理器 BF533 定时器中断的使用,bf533上有3个通用定时器,代码实现了采用Timer0 PWM模式实现定时器中断,当定时时间到进入中断函数提醒-ADI DSP blackfin BF533 processor family to use the timer interrupt, bf533 has three general purpose timers, the code uses Timer0 PWM mode to achieve the re
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:310.53kb
    • 提供者:andy
« 1 2 ... .03 .04 .05 .06 .07 16508.09 .10 .11 .12 .13 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭