CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 17892.93 .94 .95 .96 .97 ... 33646 »
  1. I2C_Verilog_Model

    0下载:
  2. 该源程序包是I2C的Verilog语言模型,包括以下4个部分:RTL源代码,测试平台,软件仿真代码,说明文件。-This source package is I2C bus model based on Verilog language. It has the following 4 parts: RTL code, testbench, sofeware simulating code, help document.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:356.18kb
    • 提供者:jinjin
  1. S3C6410--S5k5ca--setting

    0下载:
  2. S3C6410 S5k5ca wince setting
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-09
    • 文件大小:1.16mb
    • 提供者:jake li
  1. code

    0下载:
  2. VC++MFC模拟连续分配内存存储管理系统,首次适应算法 、循环首次适应算法、最佳适应算法 -VC++ MFC allocates memory for continuous analog storage management system, the first fit algorithm, loop the first fit algorithm, the best fit algorithm
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-29
    • 文件大小:217.97kb
    • 提供者:赵凯
  1. S3C6410--S5K3BA_MODULE-setting

    0下载:
  2. S3C6410 S5K3BA_MODULE 驱动 wince-S3C6410 S5K3BA_MODULE driver wince
  3. 所属分类:Windows CE

    • 发布日期:2017-04-16
    • 文件大小:19.9kb
    • 提供者:jake li
  1. Counter

    0下载:
  2. 计时器的设计,在Quartus II上运行通过,简单易用,主要是For NJU CSers-The design of the timer, run by the Quartus II, easy to use, mainly For NJU CSers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:804.87kb
    • 提供者:戴连鹏
  1. Timer

    0下载:
  2. 计时器的设计,在Quartus II上运行通过,FOR NJU Cser。使用了signaltap-The design of the timer, run by the Quartus II, FOR NJU Cser. Used signaltap
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.84mb
    • 提供者:戴连鹏
  1. shanshuoxianshi5bingqiezuoyixianshi

    0下载:
  2. HD7279的测试显示程序,尤其是时序脉冲很好-The HD7279 ,it is a buitful file,I think you will be like it
  3. 所属分类:SCM

    • 发布日期:2017-04-10
    • 文件大小:800byte
    • 提供者:陶将
  1. 88dianzheng

    0下载:
  2. 88点阵开发 88点阵开发 88点阵开发-88 dot matrix development 88 Development 88 Development 88 dot dot dot 88 development development
  3. 所属分类:SCM

    • 发布日期:2017-04-15
    • 文件大小:7.66kb
    • 提供者:兰见春
  1. MA_HOA_MANCHESTER

    0下载:
  2. MANCHESTER ENCODING IN VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:571byte
    • 提供者:nguyen
  1. project-ppt

    0下载:
  2. my ppt of project on advanced traffic light controller
  3. 所属分类:SCM

    • 发布日期:2017-05-06
    • 文件大小:1020.46kb
    • 提供者:divya
  1. traffc_lght

    0下载:
  2. my project code of traffic light controller in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:307.65kb
    • 提供者:divya
  1. avruart

    0下载:
  2. Using the AVR UART in C
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:572byte
    • 提供者:morning
« 1 2 ... .87 .88 .89 .90 .91 17892.93 .94 .95 .96 .97 ... 33646 »
搜珍网 www.dssz.com