CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 17969.70 .71 .72 .73 .74 ... 33646 »
  1. DS1302

    0下载:
  2. 实时时钟芯片DS1302的C51编程,数据的读取及设置。-The C51 real-time clock chip DS1302 programming, data reading and settings.
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:15.31kb
    • 提供者:zyl
  1. sim900b_specification_v1009

    0下载:
  2. sim900 protel library
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:84.47kb
    • 提供者:appadana
  1. W27jlchongdianqi

    1下载:
  2. 这是一个关于12V的电瓶充电器的项目,里面有原理图,pCB还有程序,对想进行电瓶充电器开发的人,有很大的帮助。-This is a 12V to the battery charger on the project, which has schematics, pCB there are procedures, the battery charger to the development of people, very helpful.
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:267.38kb
    • 提供者:王中洲
  1. sim900

    0下载:
  2. sim900 protel library
  3. 所属分类:SCM

    • 发布日期:2015-06-13
    • 文件大小:18kb
    • 提供者:appadana
  1. 17jieFIR

    0下载:
  2. 17阶FIR滤波器VHDL代码及说明文档-17-order FIR filter VHDL code and documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:705.22kb
    • 提供者:钟祥
  1. watch

    0下载:
  2. 本文件为电子设计而开发的多功能数字钟VHDL语言完整源代码 --该数字钟实现的功能有时间,秒表,闹钟,年月日的显示设置等 -This document is multi-functional electronic design and development of a complete VHDL, digital clock source code- the digital clock function can be achieved time, stopwatch, alarm clo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:514.11kb
    • 提供者:钟祥
  1. ucosii_cortex_M3_keilusion3

    0下载:
  2. 这是针对cortex-m3内核编写的ucos源代码,用keil可以直接添加源文件进行移植-This is the core for the cortex-m3 ucos written in the source code, source files can be added directly keil transplant
  3. 所属分类:uCOS

    • 发布日期:2017-04-02
    • 文件大小:80.49kb
    • 提供者:caoshichao
  1. runhouse

    0下载:
  2. vhdl实现跑马灯的功能,(*^__^*) -vhdl function ,(*^__^*) achieve Marquee hee hee ... ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1012.82kb
    • 提供者:钟祥
  1. 9.59

    0下载:
  2. 实现9分59秒的记时功能 当输入1Hz的脉冲时,且START置1时,能正常记时,当将RESET置1时,可以实现复位功能 当将STOP置1时,可以停止记时,记时的能记到9分59秒-9 minutes and 59 seconds to achieve when the mind functions when the input pulse 1Hz, and START is set to 1, to normal mind, and when the RESET is set to 1 w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:14.69kb
    • 提供者:钟祥
  1. Micrium

    0下载:
  2. 这是一个uCOS-II移植到STM32F系类芯片上的源代码,包括EK-STM32F,STM32-SK,STM3210B-EVAL,STM3210E-EVAL等开发板的实例,LCD和LED都有,测试过,可用。 -This is a transplant to STM32F uCOS-II class system on a chip, the source code, including EK-STM32F, STM32-SK, STM3210B-EVAL, STM3210E-EVAL and o
  3. 所属分类:uCOS

    • 发布日期:2017-05-15
    • 文件大小:3.63mb
    • 提供者:caoshichao
  1. ad7819

    0下载:
  2. 2.7 V to 5.5 V, 200 kSPS 8-Bit Sampling ADC
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:127.69kb
    • 提供者:hskim
  1. song

    0下载:
  2. 当在CLK12MHZ输入12MH,在clk4hz输入4hz时,扬声器就会播放第一首《一生有你》,再经过按键1和按键2,可以选择其他三首歌曲,例如《隐形的翅膀》等 同时有个led显示高音调,一个数码管显示播放时的第几音调,一个数码管显示此刻播放第几首歌曲-When CLK12MHZ input 12MH, in clk4hz input 4hz, the speaker will play the first song, " life have you" , and then
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:364.54kb
    • 提供者:钟祥
« 1 2 ... .64 .65 .66 .67 .68 17969.70 .71 .72 .73 .74 ... 33646 »
搜珍网 www.dssz.com