CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 18383.84 .85 .86 .87 .88 ... 33646 »
  1. ADC_li

    0下载:
  2. 基于tms320f2812de 数模转换例程,同步异步采样模式,适用于初学者加深理解-Digital-analog conversion routines based on tms320f2812de, synchronous asynchronous sampling mode for beginners to deepen understanding
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-16
    • 文件大小:64.71kb
    • 提供者:liyuanfei
  1. my_simul

    0下载:
  2. s2 memory file written in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:224.12kb
    • 提供者:davidene
  1. FreeRTOSV6.0.1

    0下载:
  2. FreeRTOS Source code
  3. 所属分类:uCOS

    • 发布日期:2017-06-19
    • 文件大小:27.02mb
    • 提供者:VelezFerenc
  1. CORTEX_STM32F103E_Eclipse

    0下载:
  2. FreeRTOS Cortex code
  3. 所属分类:uCOS

    • 发布日期:2017-05-19
    • 文件大小:5.14mb
    • 提供者:VelezFerenc
  1. FreeRTOS

    0下载:
  2. FreeRTOS Source code
  3. 所属分类:uCOS

    • 发布日期:2017-06-19
    • 文件大小:27.31mb
    • 提供者:VelezFerenc
  1. BarunFM_Modulation1

    0下载:
  2. fm radio simulation in matlab simulink
  3. 所属分类:DSP program

    • 发布日期:2017-04-07
    • 文件大小:6.42kb
    • 提供者:parmalik kumar
  1. PowerSupplyCookbook

    0下载:
  2. Material related to electronic circuits power supply,and useful for electronics research topics.
  3. 所属分类:SCM

    • 发布日期:2017-05-14
    • 文件大小:3.22mb
    • 提供者:anwar
  1. fosc

    0下载:
  2. 说明: 测频程序, 测量范围在15HZ - 65MHZ, 频率从T0口输入*/-Note: frequency measurement procedures, measurement range 15HZ- 65MHZ, frequency from T0 input port* /
  3. 所属分类:SCM

    • 发布日期:2017-04-11
    • 文件大小:940byte
    • 提供者:李川
  1. RF

    0下载:
  2. RF工程师必备,RF短距离无线通信芯片选型-RF engineers must, RF chip selection
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:82.11kb
    • 提供者:孙宏双
  1. b138f5ca-dc9e-4041-ac91-a2453f01be8c

    0下载:
  2. 基于 STM322 系列的单片机 开发与应用 ,非常好的程序代码-STM322-based development and application of microcontroller series, very good code
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:274.36kb
    • 提供者:
  1. 4v2

    0下载:
  2. ENTITY maj IS PORT(a,b,c : IN BIT m : OUT BIT) END maj --Dataflow style architecture --Behavioural style architecture using a look-up table ARCHITECTURE using_table OF maj IS BEGIN PROCESS(a,b,c) CONSTANT lookuptable : BIT_VEC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:134.07kb
    • 提供者:赵中原
  1. 5vadderN

    0下载:
  2. 第一次上传资料 关于vhdl,不同的变成风格 初学者,希望多多学习-entity adderN is generic(N : integer := 16) port (a : in std_logic_vector(N downto 1) b : in std_logic_vector(N downto 1) cin : in std_logic sum : out s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:189.81kb
    • 提供者:赵中原
« 1 2 ... .78 .79 .80 .81 .82 18383.84 .85 .86 .87 .88 ... 33646 »
搜珍网 www.dssz.com