CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .58 .59 .60 .61 .62 21163.64 .65 .66 .67 .68 ... 33646 »
  1. 8XC251SA

    0下载:
  2. Information in this document is provided in connection with Intel products. Intel assumes no liability whatsoever, including in- fringement of any patent or copyright, for sale and use of Intel products except as provided in Intel’s Terms and Condi
  3. 所属分类:SCM

    • 发布日期:2017-05-09
    • 文件大小:1.56mb
    • 提供者:vasil
  1. PPT

    0下载:
  2. 电子设计资料,网能对大家有帮助-Electronic design data network can help you
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:359.44kb
    • 提供者:syq
  1. armlab1

    0下载:
  2. ads基础实验,开发程序中办发购卡网卡发放-ads based on experiments, development of procedures for payment of the Central Office Gouka card
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-06
    • 文件大小:19.2kb
    • 提供者:syq
  1. DiskSector

    0下载:
  2. This source code is to read disk data .
  3. 所属分类:SCM

    • 发布日期:2017-03-31
    • 文件大小:108.79kb
    • 提供者:Rexlin
  1. WinCE_OS_arch

    0下载:
  2. This document is regarding the Windows CE operating System architecture.
  3. 所属分类:Windows CE

    • 发布日期:2017-04-24
    • 文件大小:480.82kb
    • 提供者:Rexlin
  1. FPGA1IIR4

    0下载:
  2. 关于iir介绍,希望与大家共同提高。对于了解此滤波器的学习以及研究很有帮助,资料的详细功能-About iir introduction, hope we can together. Filter learning for understanding and study of this useful, detailed information on features
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:316.48kb
    • 提供者:董军
  1. electricwatch

    0下载:
  2. 用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能-VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:952.13kb
    • 提供者:mollyma
  1. ditietickets

    0下载:
  2. 利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价-Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:211.26kb
    • 提供者:mollyma
  1. zhenxianxinhao

    0下载:
  2. 此文件是正弦信号发生器实验的源码,这是老师的资料,对课堂很有帮助-This file is the sine signal generator with source code, it is the teacher of information helpful to the classroom
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:574byte
    • 提供者:董军
  1. cpu

    0下载:
  2. 设计以及基本的CPU,至少包括四个基本单元,控制单元,内部寄存器,ALU和指令集-The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify its perf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.09mb
    • 提供者:mollyma
  1. zhjta

    0下载:
  2. 一个五层住户电梯的设计,这个电梯必须满足一般的功能,每一层都可以对其做上楼或下楼的选择-Five households in the design of a lift, the lift must meet the general function of each layer can be upstairs or downstairs of their choice to do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.18kb
    • 提供者:文涛
  1. SDIO-whitepaper

    0下载:
  2. This document is regarding SD<MMC< SDIO card and driver concepts.
  3. 所属分类:Windows CE

    • 发布日期:2017-03-27
    • 文件大小:473.93kb
    • 提供者:Rexlin
« 1 2 ... .58 .59 .60 .61 .62 21163.64 .65 .66 .67 .68 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭