CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 21187.88 .89 .90 .91 .92 ... 33646 »
  1. bujindianjikongzhi

    1下载:
  2. 在quartus II下用verilog编写的步进电机位置控制程序,其中包含7个子模块和1个顶层模块,本程序层次清晰、功能明确。乃个人收藏,推荐大家下载学习!-Verilog in quartus II, prepared under the stepper motor with position control program, which contains seven sub-modules, and a top-level module, the program-level clarity
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.36mb
    • 提供者:leo
  1. verilog135

    0下载:
  2. 一百三十五个Verilog hdl 实例教程,经典实例!~-about one hundred and thirty five verilog hdl examples to share with you !enjoy!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:165.98kb
    • 提供者:张广强
  1. MTask

    0下载:
  2. 此为本人的一个课程设计,采用Ucos,按照书写笔画在屏幕上显示姓名的第一个字母。-This is a course I designed, using Ucos, in accordance with the strokes on the screen to write the first letter of the name.
  3. 所属分类:uCOS

    • 发布日期:2017-04-01
    • 文件大小:264.58kb
    • 提供者:mao
  1. mkey

    0下载:
  2. 基础程序,atmega16的3乘3键盘扫描,带仿真proteus图。-good good good
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:81.11kb
    • 提供者:zhuzhuzhu
  1. SD

    0下载:
  2. SD卡的读写程序,请参考和指导。 萨拉丁飞机快升级按时间到了福建阿斯兰的肌肤-SD card reader program, please reference and guidance. Saladin quickly upgrade the aircraft in time to skin the Fujian Aslan
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:157.61kb
    • 提供者:kency99
  1. sort4

    0下载:
  2. 基于ISE的FPGA应用,用来实现4输入的冒泡排序。-A application of bubble sort based on ISE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:278.59kb
    • 提供者:Liu Wei
  1. I2C_C51

    0下载:
  2. 字节方式I2C_C51 可以用这个程序实现字节方式iic的模拟-simulate iic,you can use this program to simulate IIC function
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:7.95kb
    • 提供者:ljs
  1. compare

    0下载:
  2. 基于ISE的FPGA应用,用来比较两个输入的大小,并对应输出两个值。-A application of comparing two inputs based on ISE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:206.55kb
    • 提供者:Liu Wei
  1. qiangdaqi-EDA

    0下载:
  2. 智能抢答器的EDA实现: 1. 四人参赛每人一个按钮,主持人一个,按下就开始; 2. 每人一个发光二极管,抢中者灯亮; 3. 有人抢答时,喇叭响两秒; 4. 抢答时限10秒,从有人抢答开始记时,10秒内不回答问题时喇叭发出两秒声响 -Smart Responder of EDA to achieve: 1. Four entries per person of a button, a moderator, click on Start 2. Each a light-emi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:38.03kb
    • 提供者:xiaoxiao
  1. fdivision

    0下载:
  2. 基于verilog的分频器,以及相应的test bench-A frequency divider based on verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:172.65kb
    • 提供者:Liu Wei
  1. dcm_40

    0下载:
  2. 基于ISE 的DCM IP 核的一个应用,输入100M,输出40M-One application of DCM IP core in ISE.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:263.17kb
    • 提供者:Liu Wei
  1. ise_test

    0下载:
  2. 基于spartan3e的xilinx FPGA的一种基本输入输出应用。-A simple application of I/O based on spartan3e of xilinx FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:217.52kb
    • 提供者:Liu Wei
« 1 2 ... .82 .83 .84 .85 .86 21187.88 .89 .90 .91 .92 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭