CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 21670.71 .72 .73 .74 .75 ... 33646 »
  1. DS1302

    0下载:
  2. 基于单片机的实时时钟系统的设计,用到的时钟芯片1302-Real-time clock system based on single chip design, used 1302 clock chip
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:75.67kb
    • 提供者:lee
  1. second

    0下载:
  2. 郭天祥老师出的单片机书本的例子程序和代码。-the example of book by guotianxiang
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:14.22kb
    • 提供者:陈海彬
  1. CAN_CN

    0下载:
  2. 随着串行通讯进入更多应用领域,因此,在一些应用里,需要对通讯功能的报文识别位提出分配标准 化的要求。原先的地址范围由 11 个识别位定义,如果地址范围扩大,则这些应用就可以更好地由 CAN 来 实现。 -With the serial communication into more applications, so in some applications, the need for communication of message identification bit allocati
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:343.86kb
    • 提供者:caven
  1. 51communication

    0下载:
  2. 两片单片机之间的简单通信,使用串口中断方式-2 simple communication between the microcontroller, using the serial port interrupt
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:1.25kb
    • 提供者:nongmin
  1. AD9835_12864

    0下载:
  2. 使用51单片机与AD9835制作信号源,DA控制幅度,测试成功-Produced using 51 and AD9835 signal source, DA of control, test success
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:4.67kb
    • 提供者:nongmin
  1. VHDLdigital

    0下载:
  2. 7段数码管译码器设计与实现 一.实验目的 1. 掌握7段数码管译码器的设计与实现 2. 掌握模块化的设计方法 二.实验内容 设计一个7段数码管译码器,带数码管的4位可逆计数器 [具体要求] 1. 7段数码管译码器 使用拨码开关SW3, SW2, SW1, SW0作为输入,SW3为高位,SW0为低位。 将输出的结果在HEX1,HEX0显示。当输入为‘0000’~‘1111’显示为00~15, 2. 带数码管的4位可逆计数器 将实验三的结果
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:86.97kb
    • 提供者:爱好
  1. VHDLtest

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:86.35kb
    • 提供者:爱好
  1. VHDL(sin)

    0下载:
  2. 基于ROM的正弦波发生器的设计 一.实验目的 1. 学习VHDL的综合设计应用 2. 学习基于ROM的正弦波发生器的设计 二.实验内容 设计基于ROM的正弦波发生器,对其编译,仿真。 具体要求: 1.正弦发生器由波形数据存储模块(ROM),波形发生器控制模块及锁存模块组成 2.波形数据存储模块(ROM)定制数据宽度为8,地址宽度为6,可存储 64点正弦波形数据,用MATLAB求出波形数据。 3.将50MHz作为输入时钟。 -ROM-based
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:17.01kb
    • 提供者:爱好
  1. VHDL(LOCK)

    0下载:
  2. 数字密码锁的设计与实现 一.实验目的 1. 学习VHDL的综合设计应用 2. 学习数字密码锁的设计 二.实验内容 设计一个数字密码锁,对其编译,仿真,下载。 数字密码锁具体要求如下: 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时,开锁成功,显示绿灯,否则开锁失败,显示红灯。 3.具有修改密码功能。修改密码时,先开锁,开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后,显示红灯。 5.密码由拔码开关表
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:17.68kb
    • 提供者:爱好
  1. adc

    0下载:
  2. 这是利用NEC单片机开发的ADC功能代码,大家参考一下-This is developed using NEC MCU ADC function code, your reference
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:1.47kb
    • 提供者:小雨
  1. ex1.v

    0下载:
  2. 用Verilog HDL 实现的4位二进制全加器。-4-bit full adder implemented with Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:733byte
    • 提供者:gb18030
  1. program

    0下载:
  2. 节能灯控制 单片机8051 DS1307时钟芯片 液晶显示-Energy-saving light control MCU 8051 DS1307 clock chip LCD
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-30
    • 文件大小:4.52kb
    • 提供者:贺俊
« 1 2 ... .65 .66 .67 .68 .69 21670.71 .72 .73 .74 .75 ... 33646 »
搜珍网 www.dssz.com

浏览历史记录

关闭