CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 22061.62 .63 .64 .65 .66 ... 33646 »
  1. i2c_dump

    0下载:
  2. i2c dump register file
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-29
    • 文件大小:8.03kb
    • 提供者:nitin
  1. ttyMAX_read

    0下载:
  2. this for tty max chip read through external uart-this is for tty max chip read through external uart
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-10
    • 文件大小:1.05kb
    • 提供者:nitin
  1. clock1

    1下载:
  2. 多功能数字钟实现闹铃,整点报时,校时,仿广播电台报时功能-multifuntional digital clock written in verilog
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-07
    • 文件大小:1.4kb
    • 提供者:sliversnake
  1. ProgramforLPC2478

    0下载:
  2. Program for TE-LPC2478LCD35 board. LPC2478. IAR project-Program for TE-LPC2478LCD35 board. LPC2478. IAR project
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-10
    • 文件大小:2.04mb
    • 提供者:pr130209
  1. uart

    0下载:
  2. the uart model is used to design the synthies and beherival model in verilog fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.11kb
    • 提供者:dhanagopal
  1. statemechine

    0下载:
  2. We are using parameters is the test bench and passing them to the state machine using parameter passing We are using tasks to control the flow of the testbench We are using hierarchical naming to access the state variable in the state machine f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:946byte
    • 提供者:dhanagopal
  1. registers

    0下载:
  2. in this coding are used to realize the synties and beherival modeling in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.61kb
    • 提供者:dhanagopal
  1. memory

    0下载:
  2. the memory program are used to design the fpga application for in very log module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:873byte
    • 提供者:dhanagopal
  1. FIR

    0下载:
  2. The first three examples illustrate the difference between RTL FSMD model (Finite State Machine with Datapath buildin) and RTL FSM + DataPath model. From view of RT level design, each digital design consists of a Control Unit (FSM) and a Datapath. Th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.19kb
    • 提供者:dhanagopal
  1. 44B0Test

    0下载:
  2. S3C44B0X整版测试程序-S3C44B0X。。。。。。。。。。。。。。。
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-16
    • 文件大小:319.6kb
    • 提供者:游牧
  1. 1

    0下载:
  2. 基于nRF2401的近距离点对多点无线通信系统-Based on nRF2401 close-to-multipoint wireless communication system
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-06
    • 文件大小:1.02mb
    • 提供者:licong
  1. sprc211

    0下载:
  2. 基于C语言的变频器程序,可以在TI公司的CCS开发环境下运行-Inverter based on C language program, you can TI' s CCS development environment running under
  3. 所属分类:DSP program

    • 发布日期:2017-05-15
    • 文件大小:3.75mb
    • 提供者:shaoming
« 1 2 ... .56 .57 .58 .59 .60 22061.62 .63 .64 .65 .66 ... 33646 »
搜珍网 www.dssz.com